JPS607540A - 割込制御回路 - Google Patents
割込制御回路Info
- Publication number
- JPS607540A JPS607540A JP11460983A JP11460983A JPS607540A JP S607540 A JPS607540 A JP S607540A JP 11460983 A JP11460983 A JP 11460983A JP 11460983 A JP11460983 A JP 11460983A JP S607540 A JPS607540 A JP S607540A
- Authority
- JP
- Japan
- Prior art keywords
- register
- processing
- group
- main program
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は電子計算機における割込処理に関するもので
ある。
ある。
第１図は電子計算機の割込処理に関連する従来の回路部
分を示すブロック図であって、（１）は主プログラムの
実行と割込処理を行い、信号勿制御する制御回路、（２
）はレジスタ選択回路、（３１はマルチプレクサ、（４
１はレジスタ群、（５１はデータバス、（６１は割込信
号入力線で、ＩＴ□、 ＩＴ２．・・・■Ｔｎはそれぞ
れの割込′ｆ：表ずつレジスタ群（４）には複数のレジ
スタがあり、そのうちのどのレジスタに対し書込み読出
しを行うかは、制御回路（１）からの指令によってレジ
スタ選択回路（２）が選択指定するう上記１．ハ装置（
図示せずつとレジスタ群（４）中のレジスタとの間にお
ける入出力は制御回路（１）からの指令により、マルチ
プレクサ（３１、データバス（４）を介して行われる。
分を示すブロック図であって、（１）は主プログラムの
実行と割込処理を行い、信号勿制御する制御回路、（２
）はレジスタ選択回路、（３１はマルチプレクサ、（４
１はレジスタ群、（５１はデータバス、（６１は割込信
号入力線で、ＩＴ□、 ＩＴ２．・・・■Ｔｎはそれぞ
れの割込′ｆ：表ずつレジスタ群（４）には複数のレジ
スタがあり、そのうちのどのレジスタに対し書込み読出
しを行うかは、制御回路（１）からの指令によってレジ
スタ選択回路（２）が選択指定するう上記１．ハ装置（
図示せずつとレジスタ群（４）中のレジスタとの間にお
ける入出力は制御回路（１）からの指令により、マルチ
プレクサ（３１、データバス（４）を介して行われる。
制御回路（１）が主プログラムに従って処理をイー」つ
ている時に、割込信号が入ると、実行中の処理を中断し
て割込処理に分岐し、割込処理が終了するとｐ］び主プ
ログラムに戻って主プログラムに従った処理を再開する
。割込処理の実行中は、レジスタ群（４１のレジスタは
割込処理のために使用しなければならぬので、割込処理
に分岐すると、その最初の処理としてレジスタ群（４）
のレジスタの内容を上記１．は装置の所定のアドレス位
置へ書込んで置かねばならぬ。これをデータの退避と称
し、割込処理が終了したときは、この退避したデータを
もとのとおり各レジスタにψＦ込んだ上で主プログラム
の処理に戻る。退避したデータをもとのレジスタに書込
むことをデータの復帰と称し、従来の装置では割込が発
生する毎にデータの退避と復帰を繰返さねばならなかっ
た。
ている時に、割込信号が入ると、実行中の処理を中断し
て割込処理に分岐し、割込処理が終了するとｐ］び主プ
ログラムに戻って主プログラムに従った処理を再開する
。割込処理の実行中は、レジスタ群（４１のレジスタは
割込処理のために使用しなければならぬので、割込処理
に分岐すると、その最初の処理としてレジスタ群（４）
のレジスタの内容を上記１．は装置の所定のアドレス位
置へ書込んで置かねばならぬ。これをデータの退避と称
し、割込処理が終了したときは、この退避したデータを
もとのとおり各レジスタにψＦ込んだ上で主プログラム
の処理に戻る。退避したデータをもとのレジスタに書込
むことをデータの復帰と称し、従来の装置では割込が発
生する毎にデータの退避と復帰を繰返さねばならなかっ
た。
第２図は従来の装置の動作を示すフローチャートで（２
０）〜（２７）は各ステップを示し、従来の装置ではス
テップ（２３，） 、 （２５）を必要とし、このため
、割込の棟部が多い場合には、ステップ（２３） 、
（２５）の処理に要する時間が太きくなジ、かつ、ステ
ップ（２３） 、 （２５）を入れるためにプロプログ
ラムが長くなるという欠点があった。
０）〜（２７）は各ステップを示し、従来の装置ではス
テップ（２３，） 、 （２５）を必要とし、このため
、割込の棟部が多い場合には、ステップ（２３） 、
（２５）の処理に要する時間が太きくなジ、かつ、ステ
ップ（２３） 、 （２５）を入れるためにプロプログ
ラムが長くなるという欠点があった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、主プログラム処理用に１組と各割
込処理用にその割込の種類数だけの組数のレジスタ群を
設けることにより、割込処理のためのレジスタ内容の退
避と復帰の処理を除去して、綜合的な処理時間を短縮し
、かつプログラムを縮少することのできる割込制御回路
を提供することを目的としている。
めになされたもので、主プログラム処理用に１組と各割
込処理用にその割込の種類数だけの組数のレジスタ群を
設けることにより、割込処理のためのレジスタ内容の退
避と復帰の処理を除去して、綜合的な処理時間を短縮し
、かつプログラムを縮少することのできる割込制御回路
を提供することを目的としている。
以下この発明の実施例を図面について説明する、第２図
はこの発明の実施例を示すブロック図で、第１図と同一
符号は同−又は相当部分全示し、（’ｎはレジスタ群選
択回路、（４１）は主プログラムの実行中に使用する主
プログラム専用レジスタ群（以下仮にＢｅｇ Ｏと略記
する）、（４２）は各割込に対応する各割込専用レジス
タ群（以下仮にＲｅｇ ｌ 。
はこの発明の実施例を示すブロック図で、第１図と同一
符号は同−又は相当部分全示し、（’ｎはレジスタ群選
択回路、（４１）は主プログラムの実行中に使用する主
プログラム専用レジスタ群（以下仮にＢｅｇ Ｏと略記
する）、（４２）は各割込に対応する各割込専用レジス
タ群（以下仮にＲｅｇ ｌ 。
Ｒｅｇ ２ 、 Ｒｅｇ ｎと略記し、それぞれ割込Ｉ
Ｔ□、 ｌ’ｌ’２゜■Ｔｎに対応するものとするりで
ある。
Ｔ□、 ｌ’ｌ’２゜■Ｔｎに対応するものとするりで
ある。
第４図は第３図の回路の動作を示すフローチャートで、
（４０）〜（４５）は各ステップを示す。第４図を参照
して第３図の回路の動作を説明すると、；ｔｉｌｌ ′
副回路（１１が主プログラムに従って処理を実行してい
る時（ステップ（４０）ハ割込Ｉ′ｒ□が発生したとす
る。レジスタ群選択回路（ｒ）はＩＴ□に対応するＲｅ
ｇ ｌを選択し、その時点唸でレジスタ選択回路（２）
からＲｅｇ Ｏに接続されていた信号はＲｅｇ １に接
続され、その時点でのＲｅｇ Ｏの各レジスタの内容は
そのｉｔ保持される（ステップ（４１） ）。 ＩＴ
に対する割込処理にはステップ（４υでレジスタ選択回
路に接続烙れたｔｔｅｇ ｉの中のレジスタを使用する
（ステップ（４２）、（４３））。Ｉ’ｌｌ’ に対す
る割込処理が終了するとステップ（４４）に示すとおり
主プログラムへ戻るが、この時レジスタ群選択回路（７
）のｊｌｔ！＋作により、レジスタ選択回路（２１はＲ
ｅｇ Ｏと接続される。Ｒｅｇ Ｏにはステップ（４υ
の時点の主プログラム実行のデータがその１ま残ってい
るので、ステップ（４５）に入り、主プログラムの続き
を実行することができる。ｉ５２図と第４図を比較すれ
ば明らかなように、この発明によれば、ステップ（２３
）。
（４０）〜（４５）は各ステップを示す。第４図を参照
して第３図の回路の動作を説明すると、；ｔｉｌｌ ′
副回路（１１が主プログラムに従って処理を実行してい
る時（ステップ（４０）ハ割込Ｉ′ｒ□が発生したとす
る。レジスタ群選択回路（ｒ）はＩＴ□に対応するＲｅ
ｇ ｌを選択し、その時点唸でレジスタ選択回路（２）
からＲｅｇ Ｏに接続されていた信号はＲｅｇ １に接
続され、その時点でのＲｅｇ Ｏの各レジスタの内容は
そのｉｔ保持される（ステップ（４１） ）。 ＩＴ
に対する割込処理にはステップ（４υでレジスタ選択回
路に接続烙れたｔｔｅｇ ｉの中のレジスタを使用する
（ステップ（４２）、（４３））。Ｉ’ｌｌ’ に対す
る割込処理が終了するとステップ（４４）に示すとおり
主プログラムへ戻るが、この時レジスタ群選択回路（７
）のｊｌｔ！＋作により、レジスタ選択回路（２１はＲ
ｅｇ Ｏと接続される。Ｒｅｇ Ｏにはステップ（４υ
の時点の主プログラム実行のデータがその１ま残ってい
るので、ステップ（４５）に入り、主プログラムの続き
を実行することができる。ｉ５２図と第４図を比較すれ
ば明らかなように、この発明によれば、ステップ（２３
）。
（２５）の処理を省略することができる。
以上のようにこの発明によれは、主プログラム専用レジ
スタ群の他に各棟の割込に対応する各割込処理専用レジ
スタ群を設けたため、割込処理のためのレジスタ内容の
退避と復帰の処理を省略することができ、綜合的な処理
時間が短縮され、葦たその分のプログラムも短かくなる
という効果があるっ
スタ群の他に各棟の割込に対応する各割込処理専用レジ
スタ群を設けたため、割込処理のためのレジスタ内容の
退避と復帰の処理を省略することができ、綜合的な処理
時間が短縮され、葦たその分のプログラムも短かくなる
という効果があるっ
第１図は従来の回路を示すブロック図、第２図は第１図
の動作を示すフローチャート、第３図はこの発明の一実
施例を示すブロック図、第４図は第３図の動作を示すフ
ローチャートである。 （１）・・・制御回路、（２）・・・レジスタ選択回路
、（３１・・・マルチプレクサ、（４υ・・・主プログ
ラム専用７２７７群、（４２）・・・各割込処理に対応
する割込処理ｍ用レジスタ群、（５）・・・データバス
、（６１・−・割込信号人力線、（７）・・・レジスタ
群選択回路。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
の動作を示すフローチャート、第３図はこの発明の一実
施例を示すブロック図、第４図は第３図の動作を示すフ
ローチャートである。 （１）・・・制御回路、（２）・・・レジスタ選択回路
、（３１・・・マルチプレクサ、（４υ・・・主プログ
ラム専用７２７７群、（４２）・・・各割込処理に対応
する割込処理ｍ用レジスタ群、（５）・・・データバス
、（６１・−・割込信号人力線、（７）・・・レジスタ
群選択回路。 尚、各図中同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄
Claims (1)
- 主プログラムの実行と各種の割込処理とを行う制御回路
、上記主プログラムの実行のために使用する主プログラ
ム専用レジスタ群、上記各科の割込処理のため、割込の
４市類に対応してそれぞれ設けられる各割込処理専用の
レジスタ群、上記主プログラムの実′Ｉ′］中は上記主
プログラム専用レジスタ群を使用し、上記各種の割込処
理を実行する間は当該割込の種類に対応する割込処理専
用レジスタ群を使用するようレジスタ群の選択を行うレ
ジスフ群選択回路、このレジスタ群選択回路によって選
択されたレジスタ群のうちのどのレジスタを使用するか
を上記制御回路の制御により切換るレジスタ選択回路と
を備えた割込制御回路っ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11460983A JPS607540A (ja) | 1983-06-24 | 1983-06-24 | 割込制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11460983A JPS607540A (ja) | 1983-06-24 | 1983-06-24 | 割込制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607540A true JPS607540A (ja) | 1985-01-16 |
Family
ID=14642139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11460983A Pending JPS607540A (ja) | 1983-06-24 | 1983-06-24 | 割込制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607540A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436336A (en) * | 1987-07-20 | 1989-02-07 | Ibm | Calculator system |
| JPH0377137A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 情報処理装置 |
| JPH06149594A (ja) * | 1992-11-10 | 1994-05-27 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| DE112017006975T5 (de) | 2017-03-02 | 2019-10-17 | Mitsubishi Electric Corporation | Informationsverarbeitungsvorrichtung und zugriffsverwaltungsprogramm |
-
1983
- 1983-06-24 JP JP11460983A patent/JPS607540A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436336A (en) * | 1987-07-20 | 1989-02-07 | Ibm | Calculator system |
| JPH0377137A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 情報処理装置 |
| JPH06149594A (ja) * | 1992-11-10 | 1994-05-27 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| DE112017006975T5 (de) | 2017-03-02 | 2019-10-17 | Mitsubishi Electric Corporation | Informationsverarbeitungsvorrichtung und zugriffsverwaltungsprogramm |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662534B2 (ja) | 割込方式 | |
| JPS607540A (ja) | 割込制御回路 | |
| EP0560393B1 (en) | Microprocessor and data processing system with register file | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPH0754467B2 (ja) | データ処理装置 | |
| JPS5854418A (ja) | 割込み処理方式 | |
| JPS6119065B2 (ja) | ||
| JP3001526B1 (ja) | 割り込み処理回路及び割り込みデバッグ方法 | |
| JP2574918B2 (ja) | 割り込み復帰処理方式 | |
| JPS62100842A (ja) | デ−タ処理装置 | |
| JPS6041766B2 (ja) | マイクロプログラム制御装置 | |
| JPH0652013A (ja) | トレース回路 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS5822455A (ja) | デ−タ処理装置 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPS6349946A (ja) | 演算処理装置 | |
| JPH0283743A (ja) | 情報処理装置 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPS629926B2 (ja) | ||
| JPH0452759A (ja) | ベクトル命令多重処理方式 | |
| JPH02144653A (ja) | データ処理装置 | |
| JPS6344235A (ja) | デ−タ処理装置 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPH06274353A (ja) | 信号処理プロセッサ | |
| JPS6226729B2 (ja) |