JPH03167633A - 割り込みプログラム管理方法 - Google Patents

割り込みプログラム管理方法

Info

Publication number
JPH03167633A
JPH03167633A JP31021789A JP31021789A JPH03167633A JP H03167633 A JPH03167633 A JP H03167633A JP 31021789 A JP31021789 A JP 31021789A JP 31021789 A JP31021789 A JP 31021789A JP H03167633 A JPH03167633 A JP H03167633A
Authority
JP
Japan
Prior art keywords
program
interrupt
interrupts
executed
original function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31021789A
Other languages
English (en)
Inventor
Takashi Terajima
寺島 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP31021789A priority Critical patent/JPH03167633A/ja
Publication of JPH03167633A publication Critical patent/JPH03167633A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は頻繁に発生する割り込みを多く有するデータ装
置における割り込みプログラム管理方法に関するもので
ある。
〔従来技術〕
第3図は通常の割り込み検出時における制御ブグラムの
動作タイミングチャートである。同図において、(1)
は装置としての通常の処理をする一般処理プログラム1
01の実行中を示す。この一般処理プログラム101の
実行中の実行中(1)に割り込み102が発生すること
により、割り込みディスバッチプログラム103に実行
が移り(2)、一般処理プログラム101の情報の退避
及び割り込み処理プログラム104の実行をさせるため
の情報セットが行なわれる。次に割り込み処理プログラ
ム104が実行され(3)、割り込みに対しての処理を
行ない、その処理が終了することにより、続いてスケジ
ューラプログラム105が実行される(4)。スケジュ
ーラブログラム105では再度一般処理プログラム10
1を名 実行するため、一般処理プログラムの選択も行ない、選
択した一般処理プログラムを実行するための情報復元を
行なっている。以上で1回の割り込み1020発生に対
して管理プログラムが全て実行され、一般処理プログラ
ム101の実行となる(5)。従って、1回の割り込み
で装置の機能として必要となる割り込み処理プログラム
104及び一般処理プログラム101以外に割り込みデ
イスバッチプログラム103及びスケジューラプログラ
ム105が実行されることになる。
なお、割り込みディスバッチプログラム103の実行(
2)と割り込み処理プログラム104の実行(3)との
間にスケジューラプログラム105の実行を追加する方
決もある。
〔発明が解決しようとする課題〕
しかしながら上記従来の割り込み処理方法では、頻繁に
割り込みが発生するデータ処理装置において、装置本来
の機能を実現する一般プログラム以外の管理プログラム
が実行される時間(管理プログラムの才−バヘッド時間
)が多くなり、高速処理機能を実現することが困難にな
るという問題があった。
本発明は上述の点に鑑みてなされたもので、割り込みが
頻繁に発生した場合に、一般プログラム以外のプログラ
ムを実行する比率が高くなり、装置の本来機能が低下し
てしまうという欠点を除去する為、頻繁に発生する割り
込みを複数まとめてから受け付けを行ない、割り込みに
よる本来機能の実現以外のプログラムが実行する回数を
低減することにより、本来機能を実現するプログラム実
行時間を確保して、処理能力の高い優れた割り込みプロ
グラム管理方法を提供することを目的とする。
〔課題を解決するための手段〕
上記課題を解決するため本発明は、頻繁に発生する各種
割り込みを待機させることが可能な一定時間を割り込み
禁止状態とし、その間に発生した割り込みを一定時間後
に割り込み禁止状態を解除した時点でまとめて受け付け
るようしたことを特徴とする。
〔作用〕
割り込みプログラム管理を上記の如く、割り込みを待機
させることが可能な一定時間を割り込み禁止状態とし、
この一定時間後に割り込み禁止状態を解除し、複数の割
り込みをまとめて受け付けるので、本来機能のためのプ
ログラムの実行時間を多く確保することができる。
〔実施例〕
以下、本発明の一実施例を図面に基づいて説明する。
第1図に本発明の割り込みが頻発するデータ処理装置の
システム構或を示すブロック図である。
図示するように、CPUIは割り込みコントローラ2と
CPUバスAにより接続され、割り込みコントローラ2
により割り込み受け付け禁止とCPU1で実行されるプ
ログラムのコントロールで行なう。割り込みコントロー
ラ2は割り込みレベル毎の割り込み信号ラインB及びC
にて、タイマ部3及び通信部4,5,6.7に接続され
ている。
通信部4,5,6.7は通信を行なう毎に割り込みが発
生し、各通信部4.5,6.7とも非同期で割り込みが
発生する。タイマ部3の割り込み信号と通信部4,5,
6.7の割り込み信号は独立しており、割り込みコント
ローラ2により個別に割り込み禁止をすることができる
。また、通信部4,5,6.7の割り込みはタイマ部3
の割り込みより優先レベルが高く、タイマ割り込み処理
ブログラム実行中であっても割り込み禁止状態でなけれ
ば、通信部割り込みが優先されて受け付けられるもので
ある。
第2図は各割り込み信号とプログラムの実行及び通信部
割り込みの禁止状態を示すタイミングチャートである。
各通信部に対する割り込み処理は、T2時間以内に実行
されなければならないとした場合(第2図においては、
通信部4の割込信号Bを例に、通信部4の割込信号Bが
実行されなければならない時間をT2で示している)、
タイマ部3からの割り込みをT1時間間隔で発生させる
。各通信部4,5,6.7からの割込信号B,C,D,
Eは非同期に発生するが、通常は通信部4,5,6.7
の割り込みが禁止されており、般処理プログラム205
が実行されている。タイマ部3からの割込信号Aにより
、割込ディスバッチプログラム202が実行され、タイ
マ割込処理プログラム203が実行される。このタイマ
割込処理プログラム203において、通信割込禁止信号
206が低レベルとなり、通信部の割り込みを受け付け
が可能状態となる。これにより通信部4,5,6.7か
ら割込信号B,C,D,Eが発生していれば、直ちに割
込デイスバツテプログラム202が実行され、通信割込
処理プログラム204が実行される。従って、この時に
割り込みが発生している通信部4,5,6.7に対して
の割り込みがまとめて行なわれる。通信割込処理プログ
ラム204の実行が終了することにより、スケジューラ
プログラム201が実行され、中断されたタイマ割込処
理プログラム203が実行され、通信割込禁止信号20
6が高レベルとなり、通信部の割り込みが禁止される。
タイマ割込処理プログラム203の実行が終了されるこ
とにより、スケジューラプログラム201が実行され、
その後一般処理プログラム205が実行される。
上記の如くプログラム実行シーケンスをタイマ部3の割
込信号Aの発生毎に繰り返す。従って、タイマ部3の割
込信号Aの発生毎に、本来機能のためのプログラム以外
である割込デイスバッチプログラム202及びスケジュ
ーラプログラム20lは2回又は4,5,6.7の割込
信号B,C,D,Eが発生していなけれれば1回のみの
実行となり、本来機能のためのプログラム(割込処理プ
ログラム及び一般処理プログラム)の実行時間を多く確
保することができる。
〔発明の効果〕
以上説明したように本発明によれば、頻繁に発生する割
り込みの度に実行される本来機能のためのプログラム以
外のプログラムの実行回数を減らし、本来機能のための
プログラムの実行時間を増したので、処理能力の高い優
れた割り込みプログラム管理寅法が実現できるという優
れた効果が得られる。
【図面の簡単な説明】
第1図は本発明の割り込みが頻発するデータ処理装置の
システム構成を示すブロック図、第2図は本発明の各割
込信号とプログラムの実行及び通信部割り込みの禁止状
態を示すタイミングチャート、第3図は従来の割り込み
検出時における制御プログラムの動作タイミングチャー
トである。 図中、 1 CPU, 2 ・割込コントロー ラ、 3 ・ タイマ部、 4 5 6 . 7・ ・・通信 部。

Claims (1)

  1. 【特許請求の範囲】 データ処理装置としての通常の処理をする一般処理プロ
    グラムと頻繁に発生する割り込みを処理する割り込み処
    理プログラムを実行するデータ処理装置において、 通常は割り込み禁止状態とし、定期的に割り込み受付け
    を可能とすることにより、複数の割り込みをまとめて扱
    うことを特徴とする割り込みプログラム管理方法。
JP31021789A 1989-11-28 1989-11-28 割り込みプログラム管理方法 Pending JPH03167633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31021789A JPH03167633A (ja) 1989-11-28 1989-11-28 割り込みプログラム管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31021789A JPH03167633A (ja) 1989-11-28 1989-11-28 割り込みプログラム管理方法

Publications (1)

Publication Number Publication Date
JPH03167633A true JPH03167633A (ja) 1991-07-19

Family

ID=18002606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31021789A Pending JPH03167633A (ja) 1989-11-28 1989-11-28 割り込みプログラム管理方法

Country Status (1)

Country Link
JP (1) JPH03167633A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07168723A (ja) * 1993-12-14 1995-07-04 Nec Corp コンピュータシステムの外部イベント検出方式
JP2010218357A (ja) * 2009-03-18 2010-09-30 Fuji Xerox Co Ltd 割り込み制御装置及び画像形成装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07168723A (ja) * 1993-12-14 1995-07-04 Nec Corp コンピュータシステムの外部イベント検出方式
JP2010218357A (ja) * 2009-03-18 2010-09-30 Fuji Xerox Co Ltd 割り込み制御装置及び画像形成装置
US8250272B2 (en) 2009-03-18 2012-08-21 Fuji Xerox Co., Ltd. Interrupt control apparatus and image forming apparatus

Similar Documents

Publication Publication Date Title
JPS63238630A (ja) マイクロプロセツサの割込み制御装置
JPH03167633A (ja) 割り込みプログラム管理方法
JPH0414376B2 (ja)
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JP3105554B2 (ja) 割込みコントローラ
JP2677175B2 (ja) コンピュータシステムの外部イベント検出方式
JPH06309180A (ja) コンピュータシステムの割込制御装置
JPS607540A (ja) 割込制御回路
JP2591211B2 (ja) 高速割込み処理装置
JP2597637B2 (ja) ハードウェア状態切替え制御方式
JPH0375859A (ja) ダイレクト・メモリ・アクセス制御装置
JPH0778123A (ja) I/o割込み処理方式
JPH01154234A (ja) 割込み制御装置
JP2667285B2 (ja) 割込制御装置
JPS6265134A (ja) 割込み処理方式
JPS63271537A (ja) 割り込み制御装置
JPH03179532A (ja) コンピュータ装置
JPH04100168A (ja) マルチプロセッサシステム
JPH04270441A (ja) データ処理装置
JPH0418655A (ja) データ処理装置
JPH0683640A (ja) 割込応答処理方式
JPH0236971B2 (ja)
JPH03218531A (ja) 高速割込み処理装置
JPH06259376A (ja) データ転送装置
JPH01214940A (ja) 割込み制御方法