JPH04270441A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はデータ処理装置に関し
、特に割り込み処理機能を有するデータ処理プロセッサ
を備えたデータ処理装置に関する。

【０００２】

【従来の技術】一般に、入出力制御装置においては、割
り込み処理機能を有するデータ処理プロセッサが設けら
れている。ここでは、このデータ処理プロセッサの割り
込み機能について、入出力制御装置を介して上位ＣＰＵ
からのデータを例えばワークステーションのような端末
機に転送する場合を例にとって説明する。

【０００３】図２には従来の典型的な入出力制御装置の
構成が示されている。図２において、ＣＰＵ１２からの
入出力コマンド（シリアルＩ／Ｏコマンド）は、システ
ムバス１３を介して入出力制御装置１４に送られる。

【０００４】入出力コマンドは、入出力制御装置１４内
のバッファ１４１に格納される。バッファ１４１に入出
力コマンドが格納されたことは割り込み信号発生回路１
４２によって検出され、入出力コマンドを受け取ったこ
とが割り込み信号発生回路１４２から発生される割り込
み信号によってマイクロプロセッサ１４３に通知される
。

【０００５】マイクロプロセッサ１４３は、プログラム
カウンタや内部レジスタの値等のプロセッサ状態語を退
避するため等の割り込み前処理を行った後、割り込み処
理に入りバッファ１４１から入出力コマンドを取り出す
。そして、そのコマンドにしたがってメモリ１２のデー
タを図示しない別のバッファを介してワークステーショ
ン等に転送する。

【０００６】コマンドの実行によって割り込み処理が終
了すると、プロセッサ状態語の回復等の後処理が行われ
、その後、マイクロプロセッサ１４３は通常の処理に復
帰する。

【０００７】このように、従来では、バッファ１４１に
入出力コマンドが格納される毎にマイクロプロセッサ１
４３に割り込み信号が通知されて割り込み処理が起動さ
れる。このため、バッファ１４１に複数例えば３つの入
出力コマンドが順次格納された場合には、マイクロプロ
セッサ１４３は割り込み信号を３回受け取ることになる
。

【０００８】この場合、３回の割り込み処理が起動され
ることになるが、各割り込み処理毎に前処理と後処理が
必要となるので、３つの入出力コマンド全体の実行時間
は、最初のコマンドに対する割り込み前処理、コマンド
処理、および割り込み後処理と、２番目のコマンドに対
する割り込み前処理、コマンド処理、および割り込み後
処理と、最後のコマンドに対する割り込み前処理、コマ
ンド処理、および割り込み後処理との合計値となり、非
常に多くの時間が費やされてしまう。

【０００９】

【発明が解決しようとする課題】従来では、バッファに
データが格納される毎に割り込み処理が起動されるので
、バッファ内のデータそれぞれについて割り込みのため
の前処理、後処理が必要とされ、バッファ内データの処
理に多くの時間が費やされる欠点があった。

【００１０】この発明はこの様な点に鑑みてなされたも
ので、一回の割り込み処理でバッファ内の複数データを
処理できるようにして、バッファ内データの処理に要す
る時間を十分に低減することができるデータ処理装置を
提供することを目的とする。

【００１１】

【課題を解決するための手段および作用】この発明によ
るデータ処理装置は、割り込み処理機能を有するデータ
処理プロセッサと、データ記憶バッファ内にデータが格
納された際、割り込み信号を発生する割り込み信号発生
手段と、前記データ記憶バッファに格納されているデー
タ数を計数し、そのデータ数が所定数以上か否かに基づ
いて前記データ処理プロセッサへの割り込み信号の通知
を許可または禁止する制御手段とを具備し、前記割り込
み信号に対応する割り込み処理で複数のデータが前記デ
ータ処理プロセッサによって処理されることを特徴とす
る。

【００１２】このデータ処理装置においては、データ記
憶バッファ内のデータ数に基づいてデータ処理プロセッ
サへの割り込み信号の通知が許可または禁止されるので
、データ記憶バッファに所定数以上のデータが存在する
場合に初めて割り込み処理が起動される。したがって、
一回の割り込み処理でバッファ内の複数データを処理で
きるようになり、バッファ内データの処理に要する時間
の低減が可能となる。

【００１３】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００１４】図１にはこの発明の一実施例に係るシステ
ム構成が示されている。図１において、入出力制御装置
２４は上位のＣＰＵ２１からの入出力コマンドに従って
例えばワークステーション等の入出力装置とデータ入出
力を行うものであり、ＦＩＦＯバッファ２４１、割り込
み回路２４２、およびマイクロプロセッサ２４３を備え
ている。ＦＩＦＯバッファ２４１は、ＣＰＵ２１からの
入出力コマンドを複数個格納できるバッファである。

【００１５】割り込み回路２４２は、割り込み信号を発
生することによりマイクロプロセッサ２４３に対して入
出力コマンドを受け取ったことを通知するためのもので
あり、禁止条件レジスタ３０１、コマンドカウンタ３０
２、比較器３０３、および割り込み通知部３０４を備え
ている。

【００１６】禁止条件レジスタ３０１には、割り込み信
号の出力禁止条件を規定するための数値データが格納さ
れる。この数値データは、マイクロプロセッサ２４３に
よって予め設定される。コマンドカウンタ３０２は、シ
ステムバス２３を介してＣＰＵ２１からＦＩＦＯバッフ
ァ２４１に格納される入出力コマンドの数を計数する。

【００１７】比較器３０３は、禁止条件レジスタ３０１
の数値とコマンドカウンタ３０２のカウント値とを比較
し、それらが一致した際に割り込み信号の出力許可信号
を発生し、不一致の場合には割り込み信号の出力禁止信
号を発生する。

【００１８】割り込み通知部３０４は、ＦＩＦＯバッフ
ァ２４１に入出力コマンドが格納されたことを検出した
際に割り込み信号を発生する。マイクロプセッサ２４３
へのこの割り込み信号の通知は、割り込み通知部３０４
の出力ゲート（Ｇ）に供給される比較器３０３からの出
力許可／禁止信号によって制御される。

【００１９】マイクロプロセッサ２４３はこの入出力制
御装置２４の全体の制御を司るためのものであり、各種
データ処理を初め、割り込み信号の出力禁止条件を禁止
条件レジスタ３０１にセットするための処理も行う。ま
た、マイクロプロセッサ２４３は、割り込み処理におい
てＦＩＦＯバッファ２４１内データつまり入出力コマン
ドの実行処理を行う。次に、入出力制御装置２４の動作
を説明する。

【００２０】まず、マイクロプロセッサ２４３から禁止
条件レジスタ３０１に対して、入出力コマンド１個で割
り込み信号が通知されるような割り込み信号出力禁止条
件（数値データ“１”）がセットされた場合について考
える。

【００２１】ＣＰＵ２１からの入出力コマンド（シリア
ルＩ／Ｏコマンド）がシステムバス２３を介して入出力
制御装置２４に送られると、その入出力コマンドは、Ｆ
ＩＦＯバッファ２４１に格納される。ＦＩＦＯバッファ
２４１に入出力コマンドが格納されると、コマンドカウ
ンタ３０２のカウント値は“１”となる。この結果、禁
止条件とカウント値との一致が比較器３０３で検出され
、割り込み通知部３０４には出力許可信号が供給される
。

【００２２】また、割り込み通知部３０４では、ＦＩＦ
Ｏバッファ２４１に入出力コマンドが格納された時点で
割り込み信号が発生されているので、その割り込み信号
は出力許可信号が供給されるとすぐにマイクロプロセッ
サ２４３に通知される。

【００２３】マイクロプロセッサ２４３は、プログラム
カウンタや内部レジスタの値等のプロセッサ状態語を退
避するため等の割り込み前処理を行った後、割り込み処
理に入りＦＩＦＯバッファ２４１から入出力コマンドを
取り出す。そして、そのコマンドにしたがってメモリ２
２のデータを図示しない別のバッファを介してワークス
テーション等に転送する。入出力コマンドの実行が終了
すると、マイクロプロセッサ２４３はプロセッサ状態語
の回復等の割り込み後処理を行った後、通常の処理に戻
る。

【００２４】そして、次の入出力コマンドがＦＩＦＯバ
ッファ２４１に格納されると、同様にして、そのコマン
ドに対応する割り込み処理がマイクロプロセッサ２４３
によって実行される。

【００２５】次に、マイクロプロセッサ２４３から禁止
条件レジスタ３０１に対して、入出力コマンド３個で割
り込み信号が通知されるような割り込み信号出力禁止条
件（数値データ“３”）がセットされた場合について考
える。

【００２６】ＣＰＵ２１からの入出力コマンド（シリア
ルＩ／Ｏコマンド）がシステムバス２３を介して入出力
制御装置２４に送られると、その入出力コマンドは、Ｆ
ＩＦＯバッファ２４１に格納される。ＦＩＦＯバッファ
２４１に入出力コマンドが格納されると、コマンドカウ
ンタ３０２のカウント値は“１”となる。

【００２７】この場合、禁止条件“３”とカウント値“
１”とは一致しないので、比較器３０３から割り込み通
知部３０４には出力禁止信号が供給される。この結果、
割り込み通知部３０４ではＦＩＦＯバッファ２４１に入
出力コマンドが格納された時点で割り込み信号が発生さ
れているものの、その割り込み信号の出力は禁止される
。

【００２８】そして、３つ目の入出力コマンドがＦＩＦ
Ｏバッファ２４１に格納されると、コマンドカウンタ３
０２のカウント値は“３”となり、これによって、比較
器３０３からは出力許可信号が発生される。この結果、
割り込み通知部３０４からマイクロプロセッサ２４３に
割り込み信号が送られる。

【００２９】マイクロプロセッサ２４３は、プログラム
カウンタや内部レジスタの値等のプロセッサ状態語を退
避するため等の割り込み前処理を行った後、割り込み処
理に入りＦＩＦＯバッファ２４１内の入出力コマンドを
順次取り出して実行する。そして、ＦＩＦＯバッファ２
４１内が空になると、コマンド終了となり、プロセッサ
状態語の回復等の割り込み後処理を行った後、通常の処
理に戻る。

【００３０】この後、再び３つの入出力コマンドがＦＩ
ＦＯバッファ２４１に格納されるまで割り込み信号の通
知が待たされ、３つの入出力コマンドがＦＩＦＯバッフ
ァ２４１に格納された時にそれらコマンドに対応する割
り込み処理が同様にして行われる。

【００３１】この場合、ＦＩＦＯバッファ２４１内のコ
マンド数が長期間“３”にならない場合も考えられるの
で、マイクロプロセッサ２４３に時間監視機能を設けて
、所定期間以上継続して割り込み信号の通知がないこと
が検出された時に禁止条件を変更（例えば、数値データ
を“３”から“２”、または“１”に変更する）するこ
とが好ましい。図２には一定時間内において本発明と従
来の割り込み処理に要する時間の占める割合が比較して
示されている。

【００３２】図２において、テーブルＴ１は従来の割り
込み処理に要される時間の割合を示しており、テーブル
Ｔ２は図１に示した本実施例の割り込み処理に要される
時間の割合を示している。

【００３３】一定時間内に３つの入出力コマンドが与え
られた場合、従来では、テーブルＴ１に示されているよ
うに、まず第１番目のコマンドのための割り込み前処理
（Ａ１）、コマンド処理（Ａ２）、および割り込み後処
理（Ａ３）が行われ、次いで、第２番目のコマンドのた
めの割り込み前処理（Ｂ１）、コマンド処理（Ｂ２）、
および割り込み後処理（Ｂ３）が行われ、この後、第３
番目のコマンドのための割り込み前処理（Ｃ１）、コマ
ンド処理（Ｃ２）、および割り込み後処理（Ｃ３）が行
われる。この様にして、３つの入出力コマンドの割り込
み処理が終了すると、通常処理（Ｄ）に復帰する。

【００３４】したがって、従来では、本来のコマンド処
理（Ｂ１〜Ｂ３）に要する時間の他に、コマンドには関
係ない処理（Ａ１〜Ａ３、Ｃ１〜Ｃ３）を行うための時
間が必要とされる。

【００３５】これに対し、本実施例では、前述したよう
に３個目の入出力コマンドを受け取った時に、割り込み
の前処理（Ａ１）を行い、いままで受け取った入出力コ
マンドの処理（Ｂ１〜Ｂ３）を順次行った後、割り込み
の後処理（Ｃ３）を行なって通常処理（Ｄ）に戻る。こ
のように、本実施例においては、本来のコマンド処理（
Ｂ１〜Ｂ３）に要する時間以外に要する時間は、１回の
前処理（Ａ１）と１回の後処理（Ｃ１）の分だけで済む
。

【００３６】以上のように、この実施例の入出力制御装
置２４においては、ＦＩＦＯバッファ２４１内のデータ
数に基づいてマイクロプロセッサ２４３への割り込み信
号の通知が許可または禁止されるので、ＦＩＦＯバッフ
ァ２４１に所定数以上のコマンドが存在する場合に初め
て割り込み処理が起動される。したがって、一回の割り
込み処理でバッファ２４１内の複数コマンドを処理でき
るようになり、バッファ内データの処理に要する時間の
低減が可能となる。

【００３７】なお、ここでは、コマンド処理を割り込み
によって実行する場合について説明したが、本発明は、
コマンドに限らず他の各種データ処理を割り込みによっ
て実行する場合についても同様にして適用できる。

【００３８】また、コマンドカウンタ３０２の代わりに
、ＦＩＦＯバッファ２４１に設けられているスタックポ
インタを用いて、ＦＩＦＯバッファ２４１に格納される
データ数を計数することも可能である。

【００３９】

【発明の効果】以上詳記したようにこの発明によれば、
一回の割り込み処理でバッファ内の複数データを処理で
きるようになり、バッファ内データの処理に要する時間
を十分に低減することが可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るシステム構成を示す
ブロック図。

【図２】同実施例で実行される割り込み処理が一定時間
内に占める割合を示す図。

【図３】従来のシステム構成を示すブロック図。

【符号の説明】

２１…ＣＰＵ、２４…入出力制御装置、２４１…ＦＩＦ
Ｏバッファ、２４２…割り込み回路、２４３…マイクロ
プロセッサ、３０１…禁止条件レジスタ、３０２…コマ
ンドカウンタ、３０３…比較器、３０４…割り込み通知
部。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　割り込み処理機能を有するデータ処理
   プロセッサと、データ記憶バッファ内にデータが格納さ
   れた際、割り込み信号を発生する割り込み信号発生手段
   と、前記データ記憶バッファに格納されているデータ数
   を計数し、そのデータ数が所定数以上か否かに基づいて
   前記データ処理プロセッサへの割り込み信号の通知を許
   可または禁止する制御手段とを具備し、前記割り込み信
   号に対応する割り込み処理で複数のデータが前記データ
   処理プロセッサによって処理されることを特徴とするデ
   ータ処理装置。
2. 【請求項２】　　上位プロセッサからのコマンド指令に
   従ってデータの入出力を実行制御する入出力制御装置を
   有するデータ処理装置において、前記入出力制御装置は
   、割り込み処理機能を有し入出力制御のための各種デー
   タ処理を実行するデータ処理プロセッサと、前記上位プ
   ロセッサから転送されるデータ入出力のためのコマンド
   指令が順次格納されるデータ格納手段と、このデータ格
   納手段に格納されたコマンド指令の数が予め設定された
   数に達した際、前記データ処理プロセッサに割り込み信
   号を供給する手段とを具備し、前記割り込み信号に対応
   する割り込み処理で入出力のための複数のコマンド指令
   が前記データ処理プロセッサによって実行されることを
   特徴とするデータ処理装置。