JPH01120634A - 割込み制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は割込みｔｉ制御装置に関し、特にマイクロプロ
グラム制御方式のデータ処理装置の評価時に実行される
マイクロプログラムのステップ動作における割込み制御
に関する。

１１亘薯 通常のマイクロプロセッサは各種の割込み信号を受付は
可としたり、または受付は禁止とすることを示すマスク
レジスタを持っており、たとえばマイクロプログラムに
よってマスクレジスタの所定ビットに１″を書込むこと
によってその所定ビットに対応する割込み信号を受付は
可としたり、その所定ビットにＯ゛′を書込むことによ
って、その所定ビットに対応する割込み信号を受付は禁
止とするといったυ制御を行うようになっている。

このようなマスクレジスタはマイクロプログラムによっ
て所定のビットパターンが書込まれると、それ以後入力
される割込み信号に対してその所定のビットパターンに
よって受付は可とされている割込み信号°だけが受付け
られ、その割込み処理が実行される。

すなわち、マイクロプログラムの構成によって前もって
マイクロプログラムの各部分で受付は可としてよい割込
みが決められており、これをもとにマイクロプログラム
によってマスクレジスタに書込むデータが決められるこ
ととなる。

上述のようなマスクレジスタによる割込み制御のみしか
行えない装置の場合には、装置の評価時に実行されるス
テップ動作においても、マイクロプログラムによってマ
スクレジスタに予め書込まれたデータに従って割込み信
号が入ってくることになる。尚、このステップ動作とは
操作者がスイッチなどを毎回オンにすることにより、マ
イクロ命令を１ないし数ステップずつ実行していく動作
のことである。

また、ステップ動作の最中に他の装置からの割込みを抑
止したい場合には、その装置を切離したり、あるいはな
んらかの手段により割込み信号を抑える必要があった。

さらに、他の５Ａ置からの割込み信号をステップ動作時
に有効にし、割込み処理の正当性を確認したい場合には
、その装置からの割込みが起こるような状況を設定した
後に、マイクロプロセッサのステップ動作を実行する必
要があった。

このような従来の割込み制御方式では、マスクレジスタ
による割込み制御のみしか実行できないデータ処理装置
の場合には、その装置の評価時に行われる装置内のマイ
クロプロセッサのステップ動作の実行中に、マイクロプ
ログラムによってマスクレジスタに予め書込まれたデー
タの内容に従って割込み信号が入ってくることになるの
で、ステップ動作により動作を確認したいルーチンを１
マイクロ命令毎に実行している途中で、突然割込み処理
ルーチンにジャンプしてしまうことが起こる可能性があ
り、これにより装置の評価がスムーズに行えないという
欠点がある。

また、ステップ動作によって、ある特定の割込み処理ル
ーチンの正当性を確認する場合に、全く別の割込みが入
ることにより検証しようとした割込み処理ルーチンとは
別の割込み処理ルーチンにジャンプしてしまい、目的と
する割込み処理ルーチンの検証が行いにくくなるという
欠点がある。

発明の目的 本発明は上記、のような従来のものの欠点を除去すべく
なされたもので、データ処理装置の評価時におけるステ
ップ動作による装置およびマイクロプログラムの検証を
効率よく実行することができる割込み制御装置の提供を
目的とする。

発明の構成 本発明による割込み制御装置は、マイクロプロセッサに
対して外部から供給される複数の割込み信号のうち受付
けを禁止する信号を設定するマスクデータを格納するマ
スクレジスタと、所定の割込み信号を強制的に発生する
割込み信号発生データを格納する割込みレジスタと、前
記マスクレジスタの格納データに応じて受付けられた前
記割込み信号および前記割込みレジスタの格納データに
より強制的に発生された前記所定の割込み信号と前記外
部から供給された割込み信号とのいずれかを外部信号に
応じて選択する選択手段とを含むことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による割込み制御装
置１は、マスクレジスタ２と、割込みレジスタ３と、イ
ンバータ４．５と、割込み制御回路６−ｉ（ｉ＝ｏ、・
・・・・・、７）とにより構成されており、割込み制御
回路５−ｉによって選択制御された割込み信号をマイク
ロプロセッサ７に送出している。

マスクレジスタ２と割込みレジスタ３とは夫々シフトレ
ジスタで構成されており、図示せぬ外部の診断プロセッ
サなどから信号線１０２　、１０３を介してシリアルに
アクセスが可能となっており、診断プロセッサなどへの
シリアル入出力が可能となっている。また、これらシフ
トレジスタの各ビットは夫々信号線１０５−ｉを介して
割込み制御回路６−１に入力される割込み信号ＩＮＴＯ
−ＩＮＴ７に対応しているものとする。

インバータ４には信号線１０４を介してステップ動作を
示す外部信号（以下ステップ信号とする）が入力され、
このステップ信号のインバータ４による反転信号が割込
み制御回路５−ｉに夫々供給されている。また、インバ
ータ５にはインバータ４で反転されたステップ信号が入
力され、このインバータ５による反転信号が割込み制御
回路６−ｉに夫々供給されている。

割込み制御回路６−ｉは夫々信号線１０５−ｉを介して
入力される図示せぬ他の装置からの割込み信号Ｉ　ＮＴ
ｉに対応して設けられており、夫々アンドゲート６１−
ｉ、６３−ｉ、６４−ｉと、オアゲート６２−ｒ、　６
５−；とにより構成されている。

インバータ４に入力されたステップ信号が“Ｏ”のとき
には、割込み信号Ｉ　ＮＴｉがアンドゲート６４−１と
オアゲート６５−１と信号線１０６−　ｉ　とを介して
マイクロプロセッサ７の割込み入力端子Ｉｉに入力され
る。

また、ステップ信号が“１″のときには、アンドゲート
６１−１で割込み信号ｌＮＴｉ　と、その割込み信号ｌ
ＮＴｉに対応するマスクレジスタ２のシフトレジスタの
内容との論理積演算が行われる。

この論理積演算の結果と、その割込み信号ｌＮＴ１に対
応する割込みレジスタ３のシフトレジスタの内容との論
理和演算がオアゲート６２−１で行われ、論理和演粋の
結果はアンドゲート６３−１とオアゲート６５−１と信
号線１０６−ｉ　とを介してマイクロプロセッサ７の割
込み入力端子１１に入力される。

マイクロプロセッサ７はマイクロプログラム制御方式の
データ処理装置内においてマイクロプログラムを実行し
ており、データバス１０１を介して割込み制御装置１と
、上位装置８と、その他の回路９とに接続されている。

このマイクロプロセッサ７は通常、データバス１０１を
介して上位装置８とその他の回路９との間でのデータ入
出力を行い、これらの装置からのデータ処理を行ってい
る。

次に、第１図を用いて本発明の一実施例による割込み制
御装置１の動作にって説明する。

まず、データ処理装置の評価を行うときにステップ動作
を実行しない場合には、インバータ４に入力されるステ
ップ信号が“０”なので、他の装置からの割込み信号Ｉ
　ＮＴｉは直接マイクロプロセッサ７の割込み入力端子
Ｉｉに入力され、マイクロプロセッサ７は通常のマイク
ロプログラムの動作を行う。

データ処理装置の評価を行うときにはステップ動作が実
行されるが、この場合には、ステップ信号が“１″とな
るので、マスクレジスタ２および割込みレジスタ３の内
容が有効となる。

このとき、外部からの割込み信号のうち所定の割込み信
号のみを受付は可とするためには、マイクロプロセッサ
７が停止している状態で診断プロセッサなどによりシリ
アル入出力を利用して所定のビットパターンをマスクレ
ジスタ２へ入力し、マスクデータを設定する。また、あ
る割込み信号のみを強制的に発生させる必要がある場合
には、同様にして割込み信号発生データを割込みレジス
タ３に設定する。

この設定の後に、ステップ動作を実行すれば、マスクレ
ジスタ２および割込みレジスタ３の内容に応じた割込み
信号がマイクロプロセッサ７の割込み入力端子１ｉに入
力されることになる。

たとえば、全ての割込み信号ｌＮＴｉを禁止して割込み
が入らない状態でマイクロプログラムの特定ルーチンを
ステップ動作によって検証したい場合には、マスクレジ
スタ２および割込みレジスタ３に夫々″ｏｏｏｏｏｏｏ
ｏ″を入力してこのビットパターンを設定すればよい。

また、他の装置からの割込み信号ＩＮＴＯによって実行
される割込み処理ルーチンをステップ動作によって検証
したい場合には、マスクレジスタ２に“ｏｏｏｏｏｏｏ
ｏ”を設定し、割込みレジスタ３に“１０００００００
　”を設定すれば、当該割込み信号ＩＮＴＯに相当する
割込み信号が割込みレジスタ３の第１ビツト目から強制
的に発生されることになる。

さらに、他の装置からの割込み信号ＩＮＴＯだけをその
ままマイクロプロセッサ７の割込み入力端子ＩＯに入力
した状態でステップ動作を実行したい場合には、マスク
レジスタ２に“１００００ｏｏｏ”を設定し、割込みレ
ジスタ３に“ＯＯＯｏｏｏｏｏ”を設定すればよい。

他の割込み信号ｌＮＴ１〜ＩＮＴ７をυ制御する場合も
、上述の動作と同様に、マスクレジスタ２と割込みレジ
スタ３とに夫々設定するデータを変えていけばよい。

たとえば、割込み信号ＩＮＴ５による割込み処理ルーチ
ンの実行中に、他の装置からの本来の割込み信号ＩＮＴ
６による割込みが起こるというような動作をステップ動
作で実行したい場合には、マスクレジスタ２に“ｏｏｏ
ｏｏｏｉｏ”を設定し、割込みレジスタ３に“００００
０１００”を設定した後にステップ動作を実行すればよ
い。この場合、割込み信号ＩＮＴＯ〜ＩＮＴ４．ＩＮＴ
７は割込み禁止となる。

このように、マスクレジスタ２および割込みレジスタ３
の内容を予め設定することにより、特定の割込みを禁止
したり、特定の割込みだけを発生させたり、特定の割込
みについて他の装置からの本来の割込みを受付けたりす
ることができ、また上記の組合せを自由に実現できるの
で、マイクロプログラム制御方式のデータ処理装置の評
価時において、ステップ動作による装置およびマイクロ
プログラムの検証を効率的に実行することができる。

尚、本発明の一実施例による割込み制御装置１ではステ
ップ動作を実行する前にシリアル入出力を用いてマスク
レジスタ２および割込みレジスタ３にデータを設定する
ようにしたが、予めマイクロプログラムによってデータ
バス１０１経由でマスクレジスタ２および割込みレジス
タ３にデータを設定することも可能である。また、イン
バータ４にステップ信号が入力されることにより割込み
信号Ｉ　ＮＴｉの受付けおよび禁止の動作が行われるよ
うにしたが、これはステップ動作時以外のときでも適用
できることは明白であり、これらに限定されない。

発明の詳細 な説明したように本発明によれば、マイクロプロセッサ
への外部からの割込み信号の受付けを禁止するマスクデ
ータと、外部からの割込み信号に相当する割込み信号を
強制的に発生する割込み信号発生データと、外部信号と
に応じて割込み信号の状態を制御するようにすることに
よって、データ処理ｖ装置の評価時におけるステップ動
作による装置およびマイクロプログラムの検証を効率よ
く実行することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・割込み＆Ｑ御装置 ２・・・・・・マスクレジスタ ３・・・・・・割込みレジスタ ４．５・・・・・・インバータ

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサに対して外部から供給される複数の
   割込み信号のうち受付けを禁止する信号を設定するマス
   クデータを格納するマスクレジスタと、所定の割込み信
   号を強制的に発生する割込み信号発生データを格納する
   割込みレジスタと、前記マスクレジスタの格納データに
   応じて受付けられた前記割込み信号および前記割込みレ
   ジスタの格納データにより強制的に発生された前記所定
   の割込み信号と前記外部から供給された割込み信号との
   いずれかを外部信号に応じて選択する選択手段とを含む
   ことを特徴とする割込み制御装置。