JPH02141830A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH02141830A
JPH02141830A JP63297040A JP29704088A JPH02141830A JP H02141830 A JPH02141830 A JP H02141830A JP 63297040 A JP63297040 A JP 63297040A JP 29704088 A JP29704088 A JP 29704088A JP H02141830 A JPH02141830 A JP H02141830A
Authority
JP
Japan
Prior art keywords
error
data memory
processing
error processing
error information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63297040A
Other languages
English (en)
Inventor
Hiroshi Nakajima
浩 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP63297040A priority Critical patent/JPH02141830A/ja
Publication of JPH02141830A publication Critical patent/JPH02141830A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮血立1 本発明は情報処理装置に関し、特に動作制御を行うソフ
トウェアが格納された主記憶以外に設けられたデータ用
メモリを情報処理装置がアクセスしたときに発生したエ
ラーの処理方式に関する。
良米弦韮 従来、情報処理装置においては、動作制御を行うソフト
ウェアが格納された1記・卜をアクセスしたときに訂正
不能のエラーが検出された場合には情報処理装置の動作
が停止してしまうが、データ用メモリの、アクセス時に
エラーが検出された場合には情報処理装置のハードウェ
アまたはファームウェアの制御により自動的に現行のソ
フトウェアの処理が中断され、例外処理プログラムに移
行してしまう、ここで、例外とはプロセスがこれ以上続
けて動作できないことを情報処理装置自身が検出する条
件のことである。
情報処理装置のハードウェアまたはファームウェアはデ
ータ用メモリのアクセス時にエラーが検出されると、プ
ロセスの継続に必要なプロセス状態などの情報を主記憶
に退避した後に、自動的に例外処理プログラムに制御が
渡されて所定の例外処理が実行される。
また、情報処理装置には割込みに付随したプロセスが動
作する複数の動作レベルがあり、あるレベルで動作中に
そのレベルよりも高いレベルの創込み要求を受付けると
、現在勤作中のプロセスを中断し、高いレベルで該別込
みに対するプロセスが実行される。
情報処理装置は割込みによるプロセスの切替えを行うた
めに、内部に各レベル毎の退避レジスタを一式ずつ持っ
ており、割込みによって新しいプロセスを始めるときに
は現在処理中のプロセスの状態を退避レジスタに退避し
、新しいプロセスに必要なプロセス状態情報を主記憶か
らプロセス状態レジスタに読出す。また、元の状態に戻
るときには退避レジスタの内容を読出して再起動される
このような従来の情報処理装置では、データ用メモリへ
のアクセス時にエラーが検出されると、ハードウェアま
たはファームウェアの制御により自動的に例外処理プロ
グラムに移行してしまうので、ソフトウェアによって制
御できなくなるという欠点がある。
また、ソフトウェア命令の格納されている主記憶をアク
セスしたときにエラーが検出された場合には情報処理装
置のダウンとして扱わざるを得ないが、データ用メモリ
へのアクセス時にエラーが検出された場合にはソフトウ
ェアの制御外で例外処理プログラムに移行されてしまい
、現行のプロセスが中断されてしまうという欠点がある
1肌ム旦追 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、データ用メモリへのアクセス時にエラー
が検出されても例外処理プログラムに移行してしまうこ
となく、ソフトウェアによる制御を可能とすることがで
き、現行のプロセスが中断されてしまうことなく、任意
にエラー処理を実行することができる情報処理装置の提
供を目的とする。
ル遷ヱソ」或 本発明による情報処理装置は、現在処理中のプロセス状
態を保持するプロセス状態保持手段と、割込みによるプ
ロセス切替え時に前記保持手段に保持された前記プロセ
ス状態を退避する退避手段とを有する情報処理装置であ
って、データ用メモリへのアクセスにおけるエラーの発
生を示すエラー情報を保持するエラー情報保持手段と、
前記エラー情報保持手段に保持された前記エラー情報に
応じて前記データ用メモリに対するエラー処理を行うエ
ラー処理手段とを設け、前記割込みによるプロセス切替
え時に前記プロセス状態保持手段に保持された前記プロ
セス状態と前記エラー情報保持手段に保持された前記エ
ラー情報とを前記退避手段に退避し、前記エラー処理手
段による前記エラー処理を任意に行えるようにしたこと
を特徴とする。
実施例 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る1図において、プロセス状態レジスタ1には現在処理
中のプロセスの状態が保持されており、割込みによるレ
ベル変更時には現在処理中のプロセスの状態、すなわち
プロセスの継続に必要なプロセス状態などの情報が退避
レジスタ3に退避され、主記憶(図示せず)から新しい
プロセスを始めるために必要なプロセス状態情報が読出
されて、データ線106および切替え回路4を介してプ
ロセス状態レジスタ1に保持される。
このとき、プロセス状態レジスタ1上に設けられた切替
えモードFF(フリップフロップ)laとエラー処理F
F1bと状態符号FF1cとには夫々論理“0″が書込
まれるとともに、エラーFF5にも論理“0″が書込ま
れる。
また、割込みに付随したプロセスが終了し、元のプロセ
スに戻るときには、退避レジスタ3に退避されていた元
のプロセス状態が切替え回路4を介してプロセス状態レ
ジスタ1に読出されて書込まれる。
プロセス状態レジスタ1上の切替えモードFF1aには
エラー処理FF1bおよび状態符号FF1cを切替える
ための値が設定される。切替えモードFF1aに設定さ
れた値により切替えられたエラー処理FF1bまたは状
態符号FF1cにはエラーFF5の内容がセットされる
エラー処理FF1bにエラーFF5の内容がセットされ
ている場合には、ソフトウェアによってその内容が任意
のタイミング、すなわちソフトウェアの区切りの良いと
ころで読出され、これにより主記憶以外に設けられたデ
ータ用メモリ(図示せず)のアクセスエラーの有無が判
別され、それに応じてデータ用メモリに対するエラー処
理がエラー処理プログラムによって行われる。
状態符号FF1cにエラーFF5の内容がセットされて
いる場合には、ソフトウェアによってその内容がデータ
用メモリのアクセス命令毎に読出され、これによりデー
タ用メモリのアクセスエラーの有無が判別され、それに
応じてデータ用メモリに対するエラー処理がエラー処理
プログラムによって行われる。
また、状態符号FF1cは切替えモードFFIaに設定
された値により選択されていないとき、信号線105を
介して入力された状態符号セット信号がアンドゲート1
1およびオアゲート13を介してセットされる。すなわ
ち、状態符号FF1cにエラーFF5の内容がセットさ
れていない場合には、状態符号セット信号によって現在
実行中のプロセスのオーバフローやアンダフローの状態
がセットされることになる。
プロセス状態レジスタセットリセット制御部(以下制御
部とする)2は主記憶からのソフトウェア命令を解読し
ており、割込みに付随したプロセスが終了し、元のプロ
セスに戻るときには、信号線102を介してプロセス状
態レジスタセット信号(以下セット信号とする)を出力
し、退避レジスタ3に311避されたプロセス状態レジ
スタ1上の切替えモードFF1aの値とエラー処理FF
1bの値と状態符号FF1cの値とが夫々プロセス状態
レジスタ1にセットされるようにする。
まな、制御部2はデータ用メモリのアクセス命令毎に信
号線107を介してプロセス状態レジスタ1上の切替え
モードFF1aに値を設定し、信号線103を介してセ
ット条件信号を出力する。
さらに、制御部2はデータ用メモリに対するエラー処理
プログラムが終了すると、信号線104を介してリセッ
ト信号を出力し、プロセス状態レジスタ1上の切替えモ
ードFF1aの値と、エラー処理FF1bの値と、状態
符号FF1cの値と、エラーFF5の値とを夫々リセッ
トして論理“0”とする。
退避レジスタ3はプロセスが動作する複数の動作レベル
各々に対応して設けられており、プロセス状態レジスタ
1に保持された内容が退避される。
切替え回路4では主記憶からのプロセス状態情報と退避
レジスタ3に退避されたプロセス状態情報との切替えが
行われ、その出力はプロセス状態レジスタ1に格納され
る。
エラーFF5はプロセス状態レジスタ1上の切替えモー
ドFF1aの値とエラー処理FF1bの値と状態符号F
 F” 1 cの値とが夫々データ用メモリ(図示せず
)へのアクセス毎に塗り替えられないように、エラー処
理FF1bおよび状態符号FF1cの一段前に設けられ
ている。
また、エラーFF5にはデータ用メモリへのアクセス時
にエラーが検出されると、該エラー情報が信号線101
およびオアゲート7を介して無条件にセットされる。
さらに、エラーFF5の出力はデータ用メモリへのアク
セス命令によってそのアクセスの終了時に、切替えモー
ドFF1aの内容に応じてエラー処理PF1bまたは状
態符号FF1cにセットされる。
すなわち、切替えモードFF1aが論理“1”のときに
は、エラーFF5の出力がアンドゲート9とオアゲート
13とを介して状態符号FF1cにセットされる。
また、切替えモードFF1aが論理“0”のときには、
エラーFF5の出力がアンドゲート8゜12とオアゲー
ト10とを介してエラー処理FF1bにセットされる。
第2図は第1図のエラー処理PF1bの内容がソフトウ
ェアによって読出されるときのフローチャートである0
図において、ソフトウェアはデータ用メモリへのアクセ
ス命令が実行された後に(第2図ステップ21)、デー
タ用メモリへのアクセス命令以外のところでエラー処理
PF1bの内容を読出し、データ用メモリのアクセスエ
ラーの有無をチエツクする(第2図ステップ22.23
)。
ソフトウェアはデータ用メモリのアクセスエラーが有る
ときには、データ用メモリに対するエラー処理を実行し
く第2図ステップ24)、データ用メモリのアクセスエ
ラーがないときには次の処理に移行する(第2図ステッ
プ25)。
第3図は第1図の状態符号FF1cの内容がソフトウェ
アによって読出されるときのフローチャートである0図
において、ソフトウェアはデータ用メモリへのアクセス
命令の実行毎に(第3図ステラフ31)、状態符号FF
1cの内容を読出し、データ用メモリのアクセスエラー
の有無をチエツクする(第3図ステップ32)。
ソフトウェアはデータ用メモリのアクセスエラーが有る
ときには、データ用メモリに対するエラー処理を実行し
く第3図ステップ33)、データ用メモリのアクセスエ
ラーがないときには次の処理に移行する(第3図ステッ
プ34)。
これら第1図〜第3図を用いて本発明の一実施例の動作
について説明する。
データ用メモリへのアクセス時にエラーが検出されると
、信号線101およびオアゲート7を介してエラー情報
がエラーFF5に入力され、エラーPP5に論理″1″
がセットされる。
このとき、制御部2はデータ用メモリへのアクセス命令
であることを解読し、データ用メモリへのアクセスがあ
まり行われないような場合には、信号!1107を介し
て切替えモードFF1aに論理“O”をセットするとと
もに、セット条件信号として論理″1″を出力する。こ
れにより、エラーFF5の内容がアンドゲート8,12
とオアゲート10とを介してエラー処理FF1bにセッ
トされる。
また、データ用メモリへのアクセスが頻繁に行われるよ
うな場合には、信号線107を介して切替えモードFF
1aに論理“1”をセットする。これにより、エラーF
F5の内容がアンドゲート9とオアゲート13とを介し
て状態符号FF1cにセットされる。
ここで、エラー処理FF1bに論理″1″がセットされ
たものとすると、ソフトウェアは任意のタイミングでエ
ラー処理FF1bの内容をチエツクするので、エラー処
理FF1bの内容を読出したときにデータ用メモリのア
クセスエラーが検出されていることを知り、データ用メ
モリに対するエラー処理を実行するためにエラー処理プ
ログラムに移行する。
また、状態符号FF1cに論理“1”がセットされたも
のとすると、ソフトウェアはデータ用メ。
モリへのアクセス命令が実行される毎に状態符号FF1
cの内容をチエツクするので、状態符号FF1cの内容
を読出しなときにデータ用メモリのアクセスエラーが検
出されていることを知り、データ用メモリに対するエラ
ー処理を実行するためにエラー処理プログラムに移行す
る。
次に、エラー処理FF1bまたは状態符号FF1cに論
理“1″がセットされ、ソフトウェアによるエラー処理
が行われていないときに割込みが発生すると、プロセス
状態レジスタ1の内容が退避レジスタ3に退避され、主
記憶から割込みによる新しいプロセスを始めるために必
要なプロセス状態情報が読出され、プ“ロセス状態レジ
スタ1に保持される。
このとき、プロセス状態レジスタ1上の切替えモードF
F1a、エラー処理FF1b、状態符号FF1c各々の
値も退避レジスタ3に退避される。
割込みに付随したプロセスが終了し、元のプロセスに戻
るときには、退避レジスタ3に退避されていた元のプロ
セス状態が切替え回路4を介してプロセス状態レジスタ
1に読出されて書込まれる。
同時に、切替えモードFF1aには信号線107を介し
て退避レジスタ3に退避されていた値がセットされる。
エラー処理FF1bには制御部2からセット信号が出力
されることによりアンドゲート6.12およびオアゲー
ト10を介して退避レジスタ3に退避されていた値がセ
ットされる。
また、制御部2からセット信号が出力されることにより
アンドゲート6およびオアゲート7を介してエラーFF
5にエラー処理FF1bまたは状態符号FF1cにセッ
トされていた論理″1″がセットされるので、状態符号
FF1cには切替えモードFF1aの内容に応じて論理
“1”または論理“0″がセットされる。
上記のようにしてプロセス状態レジスタ1には切替えモ
ードFF 1 a、エラー処理FF 1 b、状態符号
FF1c各々の値も含めて元のプロセス状態が保持され
ることになる。
したがって、元のプロセス状態により処理が再開される
と、エラー処理FF1bまたは状態符号FF1cの値が
ソフトウェアによって読出され、データ用メモリのアク
セスエラーに対するエラー処理を行うために、ソフトウ
ェアがエラー処理プログラムに移行される。
すなわち、エラーFF5の内容は制御部2からのリセッ
ト信号が入力されたときまたはプロセス状態レジスタ1
の内容が書換えられるとき以外はホールドされているの
で、データ用メモリへのアクセス処理の終了毎にセット
される切替えモードFF1a、エラー処理FF1b、状
態符号FFIC各々の値も、データ用メモリに対するエ
ラー処理が終了してエラーFF5がクリアされるまで毎
回同じ値がセットされることになる。
よって、ソフトウェアはプロセス状態レジスタ1の内容
を読出ずことにより、データ用メモリのアクセスエラー
の有無を判断することができ、そのエラーを認識したと
きには自らの制御でエラー処理プログラムに移行するこ
とができる。
このように、データ用メ・モリへのアクセス時にエラー
が検出されると、エラー処理FF 1 b、tたは状態
符号FF1cをセットし、エラー処理FF1bまたは状
態符号FF1cの値に応じて該データ用メモリに対する
エラー処理をエラー処理プログラムにより行うようにす
るとともに、割込みによるレベル変更時にはこれらエラ
ー処理FF1bおよび状態符号FF1cの値をプロセス
状態レジスタ1の内容と共に退避レジスタ3に退避させ
るようにすることによって、割込みにより動作レベルが
変わってもデータ用メモリにエラーが発生したことを示
すエラー情報をエラーの発生したレベルに対応させて保
持することができる。
すなわち、データ用メモリのエラー情報を各動作レベル
毎に保持することが可能となるので、該エラーが検出さ
れても例外処理プログラムに移行してしまうことなく、
ソフトウェアによる制御を可能とすることができる。ま
た、例外処理プログラムによって現行のプロセスが中断
されてしまうことなく、任意にエラー処理を実行するこ
とができ、デバッグなどのシミュレーションを容易に行
うことができる。
北涯しと例釆 以上説明したように本発明による情報処理装置によれば
、割込みによるプロセス切替え時に現在処理中のプロセ
ス状態とともに、データ用メモリへのアクセスにおける
エラーの発生を示すエラー情報を退避手段に退避し、該
エラー情報に応じたデータ用メモリに対するエラー処理
を任意に行えるようにすることによって、データ用メモ
リへのアクセス時にエラーが検出されても例外処理プロ
グラムに移行してしまうことなく、ソフトウェアによる
制御を可能とすることができ、現行のプロセスが中断さ
れてしまうことなく、任意にエラー処理を実行すること
ができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は第1図のエラー処理FFの内容がソフトウェアに
よって読出されるときのフローチャート、第3図は第1
図の状態符号FFの内容がソフトウェアによって読出さ
れるときのフローチャートである。 主要部分の符号の説明 l・・・・・・プロセス状態レジスタ 12゜ 10゜ a・・・・・・切替えモードFF b・・・・・・エラー処理FF C・・・・・・状態符号FF 2・・・・・・プロセス状態レジスタ セットリセット制御部 3・・・・・・退避レジスタ 4・・・・・・切替え回路 5・・・・・・エラーFF 1゜ 4・・・・・・アンドゲート 3・・・・・・オアゲート

Claims (1)

    【特許請求の範囲】
  1. (1)現在処理中のプロセス状態を保持するプロセス状
    態保持手段と、割込みによるプロセス切替え時に前記保
    持手段に保持された前記プロセス状態を退避する退避手
    段とを有する情報処理装置であつて、データ用メモリへ
    のアクセスにおけるエラーの発生を示すエラー情報を保
    持するエラー情報保持手段と、前記エラー情報保持手段
    に保持された前記エラー情報に応じて前記データ用メモ
    リに対するエラー処理を行うエラー処理手段とを設け、
    前記割込みによるプロセス切替え時に前記プロセス状態
    保持手段に保持された前記プロセス状態と前記エラー情
    報保持手段に保持された前記エラー情報とを前記退避手
    段に退避し、前記エラー処理手段による前記エラー処理
    を任意に行えるようにしたことを特徴とする情報処理装
    置。
JP63297040A 1988-11-24 1988-11-24 情報処理装置 Pending JPH02141830A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63297040A JPH02141830A (ja) 1988-11-24 1988-11-24 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63297040A JPH02141830A (ja) 1988-11-24 1988-11-24 情報処理装置

Publications (1)

Publication Number Publication Date
JPH02141830A true JPH02141830A (ja) 1990-05-31

Family

ID=17841441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63297040A Pending JPH02141830A (ja) 1988-11-24 1988-11-24 情報処理装置

Country Status (1)

Country Link
JP (1) JPH02141830A (ja)

Similar Documents

Publication Publication Date Title
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
US20220374278A1 (en) Methods of Hardware and Software-Coordinated Opt-In to Advanced Features on Hetero ISA Platforms
JPH1021074A (ja) 割り込み制御方式、プロセッサ及び計算機システム
US5363502A (en) Hot stand-by method and computer system for implementing hot stand-by method
JPH02156334A (ja) 情報処理装置
US5600807A (en) Programmable controller capable of updating a user program during operation by switching between user program memories
US6581120B1 (en) Interrupt controller
US5261084A (en) Error judgment method
JPH02141830A (ja) 情報処理装置
JPS5826043B2 (ja) プロセツサのリセツト方式
JPH09167117A (ja) マイクロコンピュータおよびこれを用いたリアルタイムシステム
JPH05120155A (ja) マイクロプログラム制御装置
JPS59144955A (ja) 情報処理装置
JPH07295761A (ja) ミラーリング磁気ディスク装置
JPH02191042A (ja) 割込み制御方式
JPS61267137A (ja) 割込み動作制御方式
JPH036758A (ja) マイクロプロセッサ
JPH05250161A (ja) マイクロコンピュータ装置
JPS63132362A (ja) コマンド動作制御方式
JPS6231439A (ja) 命令再処理制御方式
JPS59163653A (ja) デバツグ装置
JPH06202879A (ja) 割込み処理方法
JPS644210B2 (ja)
JPH06103056A (ja) アドレス制御装置
JPH0215353A (ja) 特定アドレス時異常設定方式