JPS644210B2 - - Google Patents
Info
- Publication number
- JPS644210B2 JPS644210B2 JP56212656A JP21265681A JPS644210B2 JP S644210 B2 JPS644210 B2 JP S644210B2 JP 56212656 A JP56212656 A JP 56212656A JP 21265681 A JP21265681 A JP 21265681A JP S644210 B2 JPS644210 B2 JP S644210B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- psw
- interrupt
- program
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012544 monitoring process Methods 0.000 claims description 43
- 230000010365 information processing Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000012806 monitoring device Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、プログラム状態語の情報により制御
されるマイクロプログラム方式を用いた情報処理
装置に関する。
されるマイクロプログラム方式を用いた情報処理
装置に関する。
(b) 技術の背景
プログラムの実行状態は、プログラム状態語
〔以下「PSW」（Program Status Word）と略
す〕によつて記述され、且つこのPSWによつて
制御される。PSWには、アドレス変換モードの
有無、割込みのマスクの状態、条件コード及び命
令アドレス等、様々な状態を記述することがで
き、PSWを制御することによつて、プログラム
が運用される。PSWを変更できるのは、一般に
はプログラムの割込みがあつた時、即ち入出力割
込み、機械割込み、プログラム割込み等があつた
時と、LPSW（LOAD PSW）命令、SSM（Soft
System Map）命令など特殊な命令により、
PSWの変更を強制した時である。
〔以下「PSW」（Program Status Word）と略
す〕によつて記述され、且つこのPSWによつて
制御される。PSWには、アドレス変換モードの
有無、割込みのマスクの状態、条件コード及び命
令アドレス等、様々な状態を記述することがで
き、PSWを制御することによつて、プログラム
が運用される。PSWを変更できるのは、一般に
はプログラムの割込みがあつた時、即ち入出力割
込み、機械割込み、プログラム割込み等があつた
時と、LPSW（LOAD PSW）命令、SSM（Soft
System Map）命令など特殊な命令により、
PSWの変更を強制した時である。
PSWの変更は、第１図イのように現在のPSW
を旧PSWの領域に格納し、新PSWを先の現在
PSWの領域にセツトすることによつて行なわれ
る。このPSWは第１図ロのような構成になつて
おり、所定の或るＸビツトを利用してオン・オフ
をセツトすることにより、状態監視機能が指定さ
れ、また他の或るビツトを利用して状態監視の開
始が指定される。
を旧PSWの領域に格納し、新PSWを先の現在
PSWの領域にセツトすることによつて行なわれ
る。このPSWは第１図ロのような構成になつて
おり、所定の或るＸビツトを利用してオン・オフ
をセツトすることにより、状態監視機能が指定さ
れ、また他の或るビツトを利用して状態監視の開
始が指定される。
このようにPSWで、ある状態監視機能を有効
にするか否かの指定ができる。状態監視機構は、
ハードウエアと直結されており、状態監視の条件
をハードウエアにセツトすることによつて、ハー
ドウエアの割込みとして受けるようになつてい
る。
にするか否かの指定ができる。状態監視機構は、
ハードウエアと直結されており、状態監視の条件
をハードウエアにセツトすることによつて、ハー
ドウエアの割込みとして受けるようになつてい
る。
(c) 従来技術とその問題点
第２図は従来の状態監視の処理動作を示すフロ
ーチヤートで、割込み処理が入つたり、他の
PSW変更命令が入ると、セツトすべき新しい
PSWを現PSWにセツトした後、ステツプS1で、
現PSWの状態監視指定ビツト（Ｘビツト）がオ
ンがオフかチエツクされ、該Ｘビツトが“１”の
ときは、ステツプS3で状態監視機能の起動と、条
件のセツトが行なわれ、また該Ｘビツトが“０”
のときは、ステツプS2において状態監視機能のリ
セツトが行なわれる。
ーチヤートで、割込み処理が入つたり、他の
PSW変更命令が入ると、セツトすべき新しい
PSWを現PSWにセツトした後、ステツプS1で、
現PSWの状態監視指定ビツト（Ｘビツト）がオ
ンがオフかチエツクされ、該Ｘビツトが“１”の
ときは、ステツプS3で状態監視機能の起動と、条
件のセツトが行なわれ、また該Ｘビツトが“０”
のときは、ステツプS2において状態監視機能のリ
セツトが行なわれる。
ところでこの状態監視機能のリセツトは、状態
監視機能をクリアするということに他ならない
が、このクリアという指定を行なうにもプログラ
ム上は数ステツプないし数十ステツプを要するの
で、プログラム上無駄なことで、処理速度も低下
する。しかもPSWの変更は頻繁に発生するので、
状態監視指定ビツトのリセツトを、PSWの変更
の度に行なうことになり、処理の効率が遅く且つ
無駄が大きい。
監視機能をクリアするということに他ならない
が、このクリアという指定を行なうにもプログラ
ム上は数ステツプないし数十ステツプを要するの
で、プログラム上無駄なことで、処理速度も低下
する。しかもPSWの変更は頻繁に発生するので、
状態監視指定ビツトのリセツトを、PSWの変更
の度に行なうことになり、処理の効率が遅く且つ
無駄が大きい。
(d) 発明の目的
本発明は、従来の状態監視装置におけるこのよ
うな問題を、状態監視の処理を分散することによ
つて解消し、処理の軽減を図ることを目的とす
る。
うな問題を、状態監視の処理を分散することによ
つて解消し、処理の軽減を図ることを目的とす
る。
(e) 発明の構成
この目的を達成するために本発明は、
プログラム状態語の情報により制御されるマイ
クロプログラム方式を用いた情報処理装置におい
て、 前記プログラム状態語のあるビツトにより動作
のオン・オフが指定されると共に、特定状態の検
出時に割込みを発する状態監視機構と、 割込み時にビツトがセツトされる割込み制御レ
ジスタと、 前記割込み制御レジスタにビツトがセツトされ
ている場合、前記プログラム状態語の変更を行な
う変更処理部と、 前記プログラム状態語の変更時、前記プログラ
ム状態語中の前記ビツトがオンの場合に、前記状
態監視機構を有効にする有効化処理部と、 前記状態監視機構からの割込みがあり、且つ前
記プログラム状態語中の前記ビツトがオフの場合
に、前記状態監視機構を無効にすると共に、前記
割込み制御レジスタへのビツトのセツトを行なわ
ない無効化処理部と、 を有する構成を採つている。
クロプログラム方式を用いた情報処理装置におい
て、 前記プログラム状態語のあるビツトにより動作
のオン・オフが指定されると共に、特定状態の検
出時に割込みを発する状態監視機構と、 割込み時にビツトがセツトされる割込み制御レ
ジスタと、 前記割込み制御レジスタにビツトがセツトされ
ている場合、前記プログラム状態語の変更を行な
う変更処理部と、 前記プログラム状態語の変更時、前記プログラ
ム状態語中の前記ビツトがオンの場合に、前記状
態監視機構を有効にする有効化処理部と、 前記状態監視機構からの割込みがあり、且つ前
記プログラム状態語中の前記ビツトがオフの場合
に、前記状態監視機構を無効にすると共に、前記
割込み制御レジスタへのビツトのセツトを行なわ
ない無効化処理部と、 を有する構成を採つている。
(f) 発明の実施例
次に本発明による情報処理装置の実施例を説明
する。第３図は本発明による情報処理装置の基本
構成を示すブロツク図、第４図と第５図は状態監
視の処理動作を示すフローチヤートである。第３
図において、CPU（中央処理装置）１には、状態
監視機構として、割込みアドレスをセツトするた
めのアドレス・ストツプレジスタ２とプログラム
カウンタの機能を持つインストラクシヨンレジス
タ３を備え、インストラクシヨンレジスタ３の値
がアドレス・ストツプレジスタ２の値と一致した
ら、割込み指示としての一致信号を発生するアド
レスコンペア４を備えている。
する。第３図は本発明による情報処理装置の基本
構成を示すブロツク図、第４図と第５図は状態監
視の処理動作を示すフローチヤートである。第３
図において、CPU（中央処理装置）１には、状態
監視機構として、割込みアドレスをセツトするた
めのアドレス・ストツプレジスタ２とプログラム
カウンタの機能を持つインストラクシヨンレジス
タ３を備え、インストラクシヨンレジスタ３の値
がアドレス・ストツプレジスタ２の値と一致した
ら、割込み指示としての一致信号を発生するアド
レスコンペア４を備えている。
そして、この一致信号は、状態監視機構よりの
割込み指示として用いられる。
割込み指示として用いられる。
従つて、状態監視機構は、動作中に監視してい
る状態があつたら、つまりインストラクシヨンレ
ジスタ３の値がアドレス・ストツクレジスタ２の
値と一致したら、アドレスコンペア４より割込み
指示を発する。
る状態があつたら、つまりインストラクシヨンレ
ジスタ３の値がアドレス・ストツクレジスタ２の
値と一致したら、アドレスコンペア４より割込み
指示を発する。
そして、この割込み指示が発せられると、現
PSWの状態指定監視指示ビツト（Ｘビツト）が
“１”が“０”かのチエツクが行なわれる。
PSWの状態指定監視指示ビツト（Ｘビツト）が
“１”が“０”かのチエツクが行なわれる。
このチエツクの結果、現PSWのＸビツトが
“０”の場合には、状態監視機構をリセツトする
動作のみ実行し、割込みを終了（リセツト）させ
る。従つて、割込み指示がフアームウエア６に与
えられないので、制御レジスタSRのビツトをオ
ンする動作は行なわれない。すなわち、本発明で
は、現PSWのＸビツトが“０”の場合、当該現
PSWに変更されたとき、状態監視機構のリセツ
トを行なつていないので、状態監視機構からの割
込みがあつた場合、この割込みは必らずしも正し
い条件でセツトされたとは限らず、例えば旧
PSWの処理の際にセツトされた条件が残つてい
ることもあるため、この割込み指示は無視させ
る。
“０”の場合には、状態監視機構をリセツトする
動作のみ実行し、割込みを終了（リセツト）させ
る。従つて、割込み指示がフアームウエア６に与
えられないので、制御レジスタSRのビツトをオ
ンする動作は行なわれない。すなわち、本発明で
は、現PSWのＸビツトが“０”の場合、当該現
PSWに変更されたとき、状態監視機構のリセツ
トを行なつていないので、状態監視機構からの割
込みがあつた場合、この割込みは必らずしも正し
い条件でセツトされたとは限らず、例えば旧
PSWの処理の際にセツトされた条件が残つてい
ることもあるため、この割込み指示は無視させ
る。
この場合、現PSWのＸビツトは“０”であり、
現PSWでは何ら状態監視機能を働かせていない
ので、この割込み指示を無視しても一切支承はな
い。
現PSWでは何ら状態監視機能を働かせていない
ので、この割込み指示を無視しても一切支承はな
い。
一方、前述した現PSWのＸビツトのチエツク
の結果、このＸビツトが“１”の場合には、割込
み指示がフアームウエア６に通知されるので、フ
アームウエア６からメインメモリ７の中のプログ
ラムへの割込み処理が行なわれる。
の結果、このＸビツトが“１”の場合には、割込
み指示がフアームウエア６に通知されるので、フ
アームウエア６からメインメモリ７の中のプログ
ラムへの割込み処理が行なわれる。
このとき、第４図に示されるように、フアーム
ウエア６は、現在処理中のマクロ命令の処理を中
断した状態でPSWの変更処理、すなわち割込み
処理へ接続するために監視している事象が起つた
旨を、割込み制御レジスタSRにセツトしてから、
元のマクロ命令の処理に復帰する。
ウエア６は、現在処理中のマクロ命令の処理を中
断した状態でPSWの変更処理、すなわち割込み
処理へ接続するために監視している事象が起つた
旨を、割込み制御レジスタSRにセツトしてから、
元のマクロ命令の処理に復帰する。
次いで、フアームウエア６でのマクロ命令の処
理が終了すると、割込み制御レジスタSRの全ビ
ツトが“０”か否かの判別が行なわれる。そし
て、全ビツトが“０”の場合は、メインメモリ７
中のプログラムの割込み処理は実行されず、次の
命令の処理が行なわれる。
理が終了すると、割込み制御レジスタSRの全ビ
ツトが“０”か否かの判別が行なわれる。そし
て、全ビツトが“０”の場合は、メインメモリ７
中のプログラムの割込み処理は実行されず、次の
命令の処理が行なわれる。
しかしながら、前述したように、フアームウエ
ア６に割込み指示があつた場合、割込み制御レジ
スタSRには、少なくともいずれか１つが“１”
であるため、PSW変更の割込み処理が実行され
る。
ア６に割込み指示があつた場合、割込み制御レジ
スタSRには、少なくともいずれか１つが“１”
であるため、PSW変更の割込み処理が実行され
る。
従つて、第１図の説明と同様にして、現PSW
が旧PSWの領域に格納され、新PSWが現PSWの
領域に格納される処理が行なわれることによつ
て、PSWの変更が行なわれる。
が旧PSWの領域に格納され、新PSWが現PSWの
領域に格納される処理が行なわれることによつ
て、PSWの変更が行なわれる。
そして、PSWの変更が行なわれると、第２図
のステツプS1で説明したように、状態監視指定ビ
ツト（Ｘビツト）のチエツクが行なわれ、Ｘビツ
トが“１”の場合には、状態監視機能の起動及び
条件のセツトが行なわれ、Ｘビツトが“０”の場
合には、何らの処理は行なわれない。
のステツプS1で説明したように、状態監視指定ビ
ツト（Ｘビツト）のチエツクが行なわれ、Ｘビツ
トが“１”の場合には、状態監視機能の起動及び
条件のセツトが行なわれ、Ｘビツトが“０”の場
合には、何らの処理は行なわれない。
このようにして、新PSWがセツトされると、
システムは与えられた新PSWによつて動作を開
始する。
システムは与えられた新PSWによつて動作を開
始する。
なお、第３図において示されるアンドゲート５
は、前述した状態監視機構からの割込み指示を、
PSWのＸビツトによつてフアームウエア６に通
知するか否かを決定することを示すために用いた
ものである。
は、前述した状態監視機構からの割込み指示を、
PSWのＸビツトによつてフアームウエア６に通
知するか否かを決定することを示すために用いた
ものである。
このように、本発明では、PSWの変更時に行
なつていた状態監視機構のリセツト動作を、割込
み処理時に、現PSWの状態監視ビツトがオフの
場合のみ行なうようにしている。
なつていた状態監視機構のリセツト動作を、割込
み処理時に、現PSWの状態監視ビツトがオフの
場合のみ行なうようにしている。
つまり、PSWの変更が行なわれた場合、Ｘビ
ツトが“１”の場合、必らず状態監視機構の状態
監視機能の起動、及び条件のセツトが行なわれる
ので、現PSWを用いての動作中に状態監視機構
で発生する割込みは有意なものであるから、この
割込み指示はフアームウエアに通知させる。
ツトが“１”の場合、必らず状態監視機構の状態
監視機能の起動、及び条件のセツトが行なわれる
ので、現PSWを用いての動作中に状態監視機構
で発生する割込みは有意なものであるから、この
割込み指示はフアームウエアに通知させる。
一方、前述したようにPSWの変更時、Ｘビツ
トが“０”の場合、状態監視機構はリセツトされ
ていないので、このときの割込み指示は有意なも
のではないから、この割込みの通知は行なわず、
またこの時に初めて、状態監視機構のリセツト動
作を実行する。
トが“０”の場合、状態監視機構はリセツトされ
ていないので、このときの割込み指示は有意なも
のではないから、この割込みの通知は行なわず、
またこの時に初めて、状態監視機構のリセツト動
作を実行する。
この割込みが発生する頻度は、第２図に示され
るようなPSWの変更を伴なう処理に比べて十分
小さいので、システムの運用には十分効果があ
る。
るようなPSWの変更を伴なう処理に比べて十分
小さいので、システムの運用には十分効果があ
る。
(g) 発明の効果
以上のように本発明によれば、PSWの変更時
に必ず行なわなくてはならない処理を、PSWの
ビツトＸがオン時にはPSWの変更時に行ない、
オフの時にはハードウエアから監視の状態が再度
報告された時に、条件をリセツトするというよう
に、処理を分散することによつて、システムの運
用を効率良く実現させることが可能となる。
に必ず行なわなくてはならない処理を、PSWの
ビツトＸがオン時にはPSWの変更時に行ない、
オフの時にはハードウエアから監視の状態が再度
報告された時に、条件をリセツトするというよう
に、処理を分散することによつて、システムの運
用を効率良く実現させることが可能となる。
第１図と第２図はPSWの変更処理を示す図、
第３図は本発明による状態監視装置の実施例を示
すブロツク図、第４図は割込み処理を示す図、第
５図は本発明による状態監視処理を示すフローチ
ヤートである。 図において、１はCPU、２はアドレス・スト
ツクレジスタ、３はインストラクシヨンレジス
タ、４はアドレスコンペア、５はアンドゲート、
６はフアームウエア、７はメインメモリを夫々示
す。
第３図は本発明による状態監視装置の実施例を示
すブロツク図、第４図は割込み処理を示す図、第
５図は本発明による状態監視処理を示すフローチ
ヤートである。 図において、１はCPU、２はアドレス・スト
ツクレジスタ、３はインストラクシヨンレジス
タ、４はアドレスコンペア、５はアンドゲート、
６はフアームウエア、７はメインメモリを夫々示
す。
Claims (1)
- 【特許請求の範囲】 １ プログラム状態語の情報により制御されるマ
イクロプログラム方式を用いた情報処理装置にお
いて、 前記プログラム状態語のあるビツトにより動作
のオン・オフが指定されると共に、特定状態の検
出時に割込みを発する状態監視機構と、 割込み時にビツトがセツトされる割込み制御レ
ジスタと、 前記割込み制御レジスタにビツトがセツトされ
ている場合、前記プログラム状態語の変更を行な
う変更処理部と、 前記プログラム状態語の変更時、前記プログラ
ム状態語中の前記ビツトがオンの場合に、前記状
態監視機構を有効にする有効化処理部と、 前記状態監視機構からの割込みがあり、且つ前
記プログラム状態語中の前記ビツトがオフの場合
に、前記状態監視機構を無効にすると共に、前記
割込み制御レジスタへのビツトのセツトを行なわ
ない無効化処理部と、 を有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212656A JPS58117059A (ja) | 1981-12-31 | 1981-12-31 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212656A JPS58117059A (ja) | 1981-12-31 | 1981-12-31 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58117059A JPS58117059A (ja) | 1983-07-12 |
| JPS644210B2 true JPS644210B2 (ja) | 1989-01-25 |
Family
ID=16626230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212656A Granted JPS58117059A (ja) | 1981-12-31 | 1981-12-31 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58117059A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5565187B2 (ja) | 2010-08-10 | 2014-08-06 | 富士通株式会社 | 情報処理装置および割込み制御プログラム |
-
1981
- 1981-12-31 JP JP56212656A patent/JPS58117059A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58117059A (ja) | 1983-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05257712A (ja) | マイクロプロセッサ装置及び自動化停止状態再始動を実行させる方法 | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPS644210B2 (ja) | ||
| JPH05233325A (ja) | マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法 | |
| US5813039A (en) | Guest execution control system, method and computer process for a virtual machine system | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JPS5826043B2 (ja) | プロセツサのリセツト方式 | |
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH05165652A (ja) | タスク切替え制御方法 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| KR100415742B1 (ko) | 프로세서에서 소프트웨어의 제어를 받는 예외 처리 흐름용장치 및 그 동작 방법 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPS63157238A (ja) | コンピユ−タ | |
| US20040006677A1 (en) | Microcomputer and method for controlling a microcomputer | |
| JPS59180755A (ja) | トレ−ス方式 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH02141830A (ja) | 情報処理装置 | |
| JPS61286936A (ja) | ステップ動作制御方式 | |
| JPS61134850A (ja) | 従属プロセツサのデバツグ方法 | |
| JPH03141435A (ja) | プロセス切り換え方式 | |
| JPH0612500A (ja) | マイクロプロセッサ |