JPS6027419B2 - 割込制御装置 - Google Patents
割込制御装置Info
- Publication number
- JPS6027419B2 JPS6027419B2 JP12742277A JP12742277A JPS6027419B2 JP S6027419 B2 JPS6027419 B2 JP S6027419B2 JP 12742277 A JP12742277 A JP 12742277A JP 12742277 A JP12742277 A JP 12742277A JP S6027419 B2 JPS6027419 B2 JP S6027419B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- flop
- flip
- signal
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明は例えばマイクロコンピュータ等の情報処理装
置に対する割込みを制御する装置に関する。
置に対する割込みを制御する装置に関する。
情報処理装置においてこれに対する割込みが入り、この
情報処理装置が割込み処理状態にある場合にはその情報
処理装置に対する割込みは禁止される。
情報処理装置が割込み処理状態にある場合にはその情報
処理装置に対する割込みは禁止される。
その処理内容によっては割込み禁止状態に割込み要求が
ある場合と、これがない場合とにより、その割込み禁止
が解除されて割込みとなった時の割込み処理が異なる場
合がある。このような場合においては割込み禁止状態に
おいて、割込み要求が発生したか否かをテストする必要
がある。このため従来における一般的な割込制御装置は
第１図に示すように、割込み端子１１からの割込要求信
号１が割込要求フリップフロップ１２をセットしてその
割込要求信号が発生したことがこの割込要求フリップフ
ロップに記憶される。この割込要求フリップフロップ１
２の端子１３の出力はゲート１４に供給される。一方割
込みを受付ける状態にあるか否かが記憶される割込許可
フリップフロツプ１５が設けられ、このフリツプフロツ
ブ１５に割込受付け状態が記憶されているとその出力は
高レベルになり、これによりゲート１４が関らかれる。
よってこの状態で割込要求信号が存在すればこれはゲー
ト１４を通過して中央処理装置（以不ＣＰＵと記す）１
６に対し割込みが行われる。ＣＰＵ１６に対する割込み
が行われると、ＣＰＵ１６は割込み処理を行うと共に割
込許可フリップフロツプ１５に対して割込不許可制御信
号Ｄ，を発生してこのフリッブフロップ１５はリセット
される。よってフリツプフロツプ１５の出力は低レベル
になりゲート１４は閉じる。ＣＰＵ１６において割込み
処理を終了し割込可能な状態になると割込許可制御信号
ＥＩを割込許可フリツプフロツプ１５に与え、このフリ
ツブフロツプ１５はセットされ、よってゲート１４が開
けられる。従って割込み処理中に割込要求信号が発生し
ているとこれが割込要求フリップフロツプ１２に記憶さ
れており、ゲート１４が開いた時にその割込要求信号は
ＣＰＵ１６に直ちに供給されて再び割込み処理状態にな
る。ところで情報処理状態によっては割込み処理中に次
の割込要求信号が発生している場合は、割込み処理が終
了した後に割込要求信号が発生してその割込み処理を行
う場合と異なる割込み処理を行う必要がある場合がある
。
ある場合と、これがない場合とにより、その割込み禁止
が解除されて割込みとなった時の割込み処理が異なる場
合がある。このような場合においては割込み禁止状態に
おいて、割込み要求が発生したか否かをテストする必要
がある。このため従来における一般的な割込制御装置は
第１図に示すように、割込み端子１１からの割込要求信
号１が割込要求フリップフロップ１２をセットしてその
割込要求信号が発生したことがこの割込要求フリップフ
ロップに記憶される。この割込要求フリップフロップ１
２の端子１３の出力はゲート１４に供給される。一方割
込みを受付ける状態にあるか否かが記憶される割込許可
フリップフロツプ１５が設けられ、このフリツプフロツ
ブ１５に割込受付け状態が記憶されているとその出力は
高レベルになり、これによりゲート１４が関らかれる。
よってこの状態で割込要求信号が存在すればこれはゲー
ト１４を通過して中央処理装置（以不ＣＰＵと記す）１
６に対し割込みが行われる。ＣＰＵ１６に対する割込み
が行われると、ＣＰＵ１６は割込み処理を行うと共に割
込許可フリップフロツプ１５に対して割込不許可制御信
号Ｄ，を発生してこのフリッブフロップ１５はリセット
される。よってフリツプフロツプ１５の出力は低レベル
になりゲート１４は閉じる。ＣＰＵ１６において割込み
処理を終了し割込可能な状態になると割込許可制御信号
ＥＩを割込許可フリツプフロツプ１５に与え、このフリ
ツブフロツプ１５はセットされ、よってゲート１４が開
けられる。従って割込み処理中に割込要求信号が発生し
ているとこれが割込要求フリップフロツプ１２に記憶さ
れており、ゲート１４が開いた時にその割込要求信号は
ＣＰＵ１６に直ちに供給されて再び割込み処理状態にな
る。ところで情報処理状態によっては割込み処理中に次
の割込要求信号が発生している場合は、割込み処理が終
了した後に割込要求信号が発生してその割込み処理を行
う場合と異なる割込み処理を行う必要がある場合がある
。
この場合のために割込許可フリッブフロップ１５が割込
みを受付けない状態にされている間に、ＣＰＵ１６は割
込要求フリップフロップ１２に割込要求が記憶されてい
るか否かをテストしなければならない。このため従来に
おいてはＣＰＵ１６からテスト指令Ｔを割込要求フリッ
プフロップ１２に与えて、その状態をフリツプフロップ
１７の端子１７からテスト結果信号ＳとしてＣＰＵ１６
に取込んでいた。このテスト指令Ｔを発生する命令は全
く単独な命令であつた。情報処理装置、特にマイクロコ
ンピュータにおいては経済性の面からハードウェアを極
力少なくし、数に限りの有る命令数から効率の悪い命令
を取り去る必要がある。
みを受付けない状態にされている間に、ＣＰＵ１６は割
込要求フリップフロップ１２に割込要求が記憶されてい
るか否かをテストしなければならない。このため従来に
おいてはＣＰＵ１６からテスト指令Ｔを割込要求フリッ
プフロップ１２に与えて、その状態をフリツプフロップ
１７の端子１７からテスト結果信号ＳとしてＣＰＵ１６
に取込んでいた。このテスト指令Ｔを発生する命令は全
く単独な命令であつた。情報処理装置、特にマイクロコ
ンピュータにおいては経済性の面からハードウェアを極
力少なくし、数に限りの有る命令数から効率の悪い命令
を取り去る必要がある。
この点で前記テスト信号Ｔを発生させる命令は１つの動
作しかせず、又そのための専用ハードウェアを必要とす
る効率の悪い命令の１つであった。この発明の目的はこ
のように効率の悪い命令を取り去りその命令にかかわる
ハードウェアの簡略化を計った割込制御装置を提供する
ことにある。
作しかせず、又そのための専用ハードウェアを必要とす
る効率の悪い命令の１つであった。この発明の目的はこ
のように効率の悪い命令を取り去りその命令にかかわる
ハードウェアの簡略化を計った割込制御装置を提供する
ことにある。
ところで割込要求フリップフロツプをテストする目的は
割込処理実行中等の割込不許可時に割込要求信号が有っ
たかを判断し、割込許可フリッブフロップを割込許可状
態とせずに、新しい割込処理をさせたり、通常の割込み
処理と異なる処理を行わさせる等に利用するためである
。従って割込要求信号が記憶されているか否かテストす
る必要がある場合は実用上割込不許可状態でのみ起こる
事が判かる。この点からこの発明では割込不許可状態に
おいて割込不許可制御信号が発生するとこれをテスト信
号として割込要求フリツプフロツプに与えるテスト回路
が設けられる。
割込処理実行中等の割込不許可時に割込要求信号が有っ
たかを判断し、割込許可フリッブフロップを割込許可状
態とせずに、新しい割込処理をさせたり、通常の割込み
処理と異なる処理を行わさせる等に利用するためである
。従って割込要求信号が記憶されているか否かテストす
る必要がある場合は実用上割込不許可状態でのみ起こる
事が判かる。この点からこの発明では割込不許可状態に
おいて割込不許可制御信号が発生するとこれをテスト信
号として割込要求フリツプフロツプに与えるテスト回路
が設けられる。
従って割込不許可時に割込不許可命令を実行すると、割
込不許可制御信号はテスト信号として割込要求フリップ
フロップに与えられ、この割込要求フリツプフロップの
状態がテストされる。第２図に第１図と対応する部分は
同一符号を付けてこの発明による割込制御装置の一例を
示す。
込不許可制御信号はテスト信号として割込要求フリップ
フロップに与えられ、この割込要求フリツプフロップの
状態がテストされる。第２図に第１図と対応する部分は
同一符号を付けてこの発明による割込制御装置の一例を
示す。
この実施例においてはテスト回路１８が設けられこの回
路１８において割込許可フリップフロツプ１５の出力が
ィンバータ１９にて反転されてゲート２１へ供Ｖ給され
、ゲート２１には割込不許可制御信号ＤＩも供給される
。ゲート２１の出力はテスト回路１８の出力であり、テ
スト信号Ｔとして割込要求フリツプフロツプ１２に与え
られる。この割込制御装置において割込要求信号の記憶
そのＣＰＵ１６への供給割込許可フリツプフロツプ１５
の動作などは第１図に示した従来の装置と同様である。
割込不許可時にはゲート２１が開いており、この状態で
ＣＰＵ１６から割込不許可命令を発生すると割込不許可
制御信号ＤＩが生じる。この制御信号ＤＩが割込許可フ
リツプフロツプ１５に与えられても、これは不許可状態
にあるから変化しないが、ゲート２１が開いているため
害。込不許可制御信号ＤＩはゲート２１を通過して割込
要求フリツプフロツプ１２にテスト信号Ｔとして与えら
れ、このフリツプフロツプ１２の記憶状態がテストされ
、その状態が信号ＳとしてＣＰＵ１６に供Ｖ給される。
以上述べたようにこの発明の割込制御装置によれば簡単
なテスト回路１８を設けるだけでＣＰＵ１６からテスト
信号Ｔを割込要求フリップフロツプ１２へ供Ｖ給する線
を省略し、割込不許可命令をテスト命令として使用する
ことができ、滅多に使用しないテスト命令を単独命令と
して設ける必要がなくなり、従来のテスト命令にかかわ
るハードウェアが全て不要となる。
路１８において割込許可フリップフロツプ１５の出力が
ィンバータ１９にて反転されてゲート２１へ供Ｖ給され
、ゲート２１には割込不許可制御信号ＤＩも供給される
。ゲート２１の出力はテスト回路１８の出力であり、テ
スト信号Ｔとして割込要求フリツプフロツプ１２に与え
られる。この割込制御装置において割込要求信号の記憶
そのＣＰＵ１６への供給割込許可フリツプフロツプ１５
の動作などは第１図に示した従来の装置と同様である。
割込不許可時にはゲート２１が開いており、この状態で
ＣＰＵ１６から割込不許可命令を発生すると割込不許可
制御信号ＤＩが生じる。この制御信号ＤＩが割込許可フ
リツプフロツプ１５に与えられても、これは不許可状態
にあるから変化しないが、ゲート２１が開いているため
害。込不許可制御信号ＤＩはゲート２１を通過して割込
要求フリツプフロツプ１２にテスト信号Ｔとして与えら
れ、このフリツプフロツプ１２の記憶状態がテストされ
、その状態が信号ＳとしてＣＰＵ１６に供Ｖ給される。
以上述べたようにこの発明の割込制御装置によれば簡単
なテスト回路１８を設けるだけでＣＰＵ１６からテスト
信号Ｔを割込要求フリップフロツプ１２へ供Ｖ給する線
を省略し、割込不許可命令をテスト命令として使用する
ことができ、滅多に使用しないテスト命令を単独命令と
して設ける必要がなくなり、従来のテスト命令にかかわ
るハードウェアが全て不要となる。
第１図は従来の一般的な割込制御装置を示すブロック図
、第２図はこの発明による割込制御装置の実施例を示す
ブロック図である。 １１：割込入力端子、１２：割込要求フリツプフロツプ
、１５：割込許可フリップフロツプ、１６：ＣＰＵ、１
８：テスト回路、ＥＩ：割込許可制御信号、ＤＩ：割込
不許可制御信号、Ｔ：テスト信号。 第 １ 図 第 ２ 図
、第２図はこの発明による割込制御装置の実施例を示す
ブロック図である。 １１：割込入力端子、１２：割込要求フリツプフロツプ
、１５：割込許可フリップフロツプ、１６：ＣＰＵ、１
８：テスト回路、ＥＩ：割込許可制御信号、ＤＩ：割込
不許可制御信号、Ｔ：テスト信号。 第 １ 図 第 ２ 図
Claims (1)
- １ 割込みがあつたことを記憶する割込要求フリツプフ
ロツプと、その記憶された割込みを受付ける状態にある
か否かを記憶する割込許可フリツプフロツプと、その割
込許可フリツプフロツプが割込みを受付けない状態にお
いてその割込許可フリツプフロツプを割込み不許可状態
に制御する信号を検出して上記割込要求フリツプフロツ
プに対し、その状態をテストする信号として与えるテス
ト回路とを具備する割込制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12742277A JPS6027419B2 (ja) | 1977-10-24 | 1977-10-24 | 割込制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12742277A JPS6027419B2 (ja) | 1977-10-24 | 1977-10-24 | 割込制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5460538A JPS5460538A (en) | 1979-05-16 |
| JPS6027419B2 true JPS6027419B2 (ja) | 1985-06-28 |
Family
ID=14959560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12742277A Expired JPS6027419B2 (ja) | 1977-10-24 | 1977-10-24 | 割込制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027419B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284019A (ja) * | 1985-06-10 | 1986-12-15 | オムロン株式会社 | 電子機器 |
-
1977
- 1977-10-24 JP JP12742277A patent/JPS6027419B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284019A (ja) * | 1985-06-10 | 1986-12-15 | オムロン株式会社 | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5460538A (en) | 1979-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| JPH05233318A (ja) | マイクロプロセッサ | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPS6027419B2 (ja) | 割込制御装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS60229141A (ja) | レジスタのデ−タ保存方式 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPS59111538A (ja) | マイクロプログラム制御装置 | |
| JPH01240941A (ja) | 情報処理装置 | |
| JPH01120634A (ja) | 割込み制御装置 | |
| JPH05233026A (ja) | マイクロコンピュータ回路 | |
| JPS5991544A (ja) | ウエイトサイクル插入回路 | |
| JPH07271608A (ja) | 割込み発生回路 | |
| JPS63124143A (ja) | 情報処理装置 | |
| JPH0481939A (ja) | マイクロコンピュータの制御方式 | |
| JPS60195650A (ja) | デバツグ装置 | |
| JPS60175153A (ja) | 演算処理装置 | |
| JPS61148538A (ja) | 演算処理装置 | |
| JPS59744A (ja) | デ−タ処理装置 | |
| JPS58168150A (ja) | ル−プカウンタ付プログラムカウンタ制御方式 | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH04267455A (ja) | マイクロコンピュータシステム | |
| JPS6260049A (ja) | 外部割込入力制御装置 | |
| JPH01227264A (ja) | 外部記憶装置のモータ起動・停止法 | |
| JPH01271847A (ja) | プログラムデバッグ方式 |