JPH01271847A - プログラムデバッグ方式 - Google Patents

プログラムデバッグ方式

Info

Publication number
JPH01271847A
JPH01271847A JP63099863A JP9986388A JPH01271847A JP H01271847 A JPH01271847 A JP H01271847A JP 63099863 A JP63099863 A JP 63099863A JP 9986388 A JP9986388 A JP 9986388A JP H01271847 A JPH01271847 A JP H01271847A
Authority
JP
Japan
Prior art keywords
program
debugged
execution
debugging
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63099863A
Other languages
English (en)
Inventor
Noriyo Masuda
増田 典代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63099863A priority Critical patent/JPH01271847A/ja
Publication of JPH01271847A publication Critical patent/JPH01271847A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ホストマシンと被デハソグプI:1グラム
が走行するターゲットシステムとを通信回線で結合し、
ホストマシンからターゲノトシステl、内に常駐してい
るモニタプログラムにメッセーノを与えて被デバツグプ
ログラムのデバッグ操作を行うプログラムデバッグ方式
に関するものである。
〔従来の技術〕
従来この種プロゲラJ、デバッグ方式として第3図に示
すものがあった。図において、1はデバッグが行われる
情報処理装置、すなわち、ターゲットシステム、2は前
記クーゲノ1ヘシステi、、t 内の被デバツグプログ
ラl、のデバッグ操作を行うためのパーソナルニ1ンピ
ューク等のボストマシン、3は前記ターゲットシステム
1とホストマシン2とを結合した通信回線である。また
、4G:月111記クーゲットシステム1に搭載された
中央処理装置(以下、CPUという)、5は同じくター
ゲラ1−システム1に搭載されて、読め取り専用メモリ
やランダムアクセスメモリ等よりなり、被デバツグプロ
グラム、及び該被デバツグプログラムをデバッグするた
めのモニタプログラムを格納したメモリ、6は同様にタ
ーゲソI・システム1に搭載された通信装置、7はクー
ゲットシステム1内のCPU4に含まれるデバッグレジ
スタで、CPU4の実行アドレスがこのデバッグレジス
タフにセントされたアドレスに一致するとデバッグ用割
り込みが発生する。
次に動作について説明する。第4図はデバッグ操作の流
れを示すフローチャートである。まず、ホストマシン2
において、ユーザによってデバッグのコマンド、例えば
「ターゲットシステムlのメモリ5の所定の番地の内容
のリード」のコマンド発行がなされる(ステップ、5T
I)と、ホストマシン2はその命令を、ターゲットシス
テムlのモニタプログラムが判断できる形のメソセージ
に変換してクーゲットマシン1に送信する(ステップ、
ST2〜3)。このメソセージは通信回線3によってタ
ーゲソトシステムト\送られる。クーゲットシステム1
のメモリ5内のモニタプログラムは、通信装置6を介し
てメソセージを受信し、(ステップ、5T4)当該メツ
セージのデコードを行って(ステップ、S’l’5)、
その内容に応したデバッグ処理ルーチンを実行する(ス
テップ。
5T6)。デバッグ処理ルーチンの実行が終了するとそ
の結果(例えば、メモリリードの要求メソセージなら゛
リードしたその値)のメソセージを作成し、そのメソセ
ージを通信装置6を介してホストマシン2に返送(ステ
ップ、5T−7)L、次のメソセージを待つ。ホストマ
シン2ば前記メツセージ送信後は、ターゲットシステム
1からの実行結果の返信を待っており、通信回線3を介
して結果が返送されてくると、これを受信して表示する
(ステップ、5T8− 9)。
ここで、ターゲットシステム1において、前記モニタプ
ログラムMPは、被デバツグプログうムDPの終了と次
の起動との間のアイドル時間T iの期間に実行される
。この場合の被デバツグプログラムDPとモニタプログ
ラムMPの移行を示すタイミング図を第5図に示す。ホ
ストマシン2からのメソセージ送信は、被デバツグプロ
グラムのアイドル時間Tiにて受信され、受信が完了し
ないうちに被デバツグプログラムの起動要求Tcの割り
込みが発生すると、モニタプログラムMPは前記メソセ
ージの受信を中断して被デバツグプログラムDPに移行
し、次にアイドル時間Tiが再開できるまでホールドす
る。従って、第5図に示すように、前記被デバツグプロ
グラム実行が終了してアイドル時間Tiとなると、−時
中断されていたメソセージの転送が再開される。このよ
うに途中で中断されつつも、メソセージの受信が終了す
ると、モニタプログラムMPではメソセージのデコード
Aを行い、次に、それに応じたデバッグ処理ルーチンの
実行B等を順次処理していく。この場合も、途中で被デ
バツグプログラムの起動要求Tcの割り込みが発生する
と、そのデバッグ処理ルーチンを中断して被デバツグプ
ログラムDPの処理を優先させる。デバッグ処理ルーチ
ンの実行結果Cは通信回線3を介してターゲットシステ
ム1よりホストマシン2へ返送される。この場合も同様
に、途中で被デバツグプログラムの起動要求Tcの割り
込みが発生すると転送を一時中断し、アイドル時間Ti
になると引続いて転送を再開し、ホストマシン2へ返送
される。被デバツグプログラムDPとモニタプログラム
MPは前記のような動作タイミングで実行しているので
、デバッグ処理、例えばメモリのある番地の内容のリー
ドは常に被デバツグプログラムDPの実行が終了した状
態の時のみ行われることになる。
〔発明が解決しようとする課題〕 従来のプログラムデバッグ方式は以上のように実行され
ているので、モニタプログラムMPは、被デバツグプロ
グラムDPの実行のアイドル時間1゛iシかデバッグ動
作(例えば、メモリのある番地の内容をリード)を行う
ことができず、実行途中にメモリのある番地の内容をリ
ードすることは不可能であった。つまり、被デバソグプ
ログラムDPの実行途中にメモリのある番地の内容が何
度も書き変わるような場合は最後に書かれた値しか得ら
れないという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、被デバツグプログラムDPの任意番地で実行
をストップさせ、モニタプログラムMPに移行し、かつ
、以降、被デバツグプログラJ、D Mが起動されない
ように割り込みを禁止し、例えば、ストップした時点の
メモリの内容を正しくリートできるようなプログラムデ
バッグ方式を得ることを目的とする。
〔課題を解決するための手段〕
この発明に係るプログラムデバッグ方式はデバッグレジ
スタに書かれたアドレスと被デバツグプログラムの実行
アドレスとが一+iしたときにデバッグ用割り込みが発
生し、その割り込み処理として被デバツグプログラムか
らモニタプログラムに制御が移行し、モニタプし2グラ
ムでは被デバツグプログラムの起動要求割り込みを禁止
してデバッグが行えるようにしたものである。
〔作用〕
この発明におレノるプロゲラl、デバッグ方式はデバッ
グレジスタに書かれたアドレスと被デハソグプL:1グ
ラムの実行アドレスとか−・致したときに割り込みが、
発生ずる機能を用い被デバツグプログラ1、の実行を止
めたい番地を該デバッグレジスタに設定しその割り込み
処理として被デバツグプログラl、からモニタプログラ
ムに制御が移行し被デバツグプログラムの起動要求の割
り込みを禁止し被デバツグプログラムの実行が止った時
点でデバッグが行えるようにする。
〔実施例〕
以下、この発明の一実施例を図について説明する。図中
第4図ないし第5図と同一の部分は同一の符号をもって
図示した第1図において、図は被デバツグプログラムD
Pの実行を止めたい番地をデバッグレジスタ7に設定す
るコマンドを発行した時のデバッグ操作の流れを示すフ
ローチャー1・、また第2図は被デバツグプログラJ、
 D I)の実行を止めたい番地をデハ・ノブレジスタ
7に設定し、それ以後のデバッグ時の、被デバツグプロ
グラムDPとメモリ5に格納したモニタプログラムの移
行を示ずクーケン1−システム1におけるタイミング図
である。まず、ホストマシン2から、デバッグレジスタ
7に所定の番地を設定するコマンドのメツセージが送ら
れる (ステップ、5T2−1) と、ターゲ、j・シ
ステム1では、従来の場合と同様に被デバツグプログラ
J、のアイドル時間Tiにデバッグレジスタ7にアドレ
スを設定することを示すメソセージ受信、(ステップ、
5T2−2〜4)続いてメノセージデコーF’ACステ
ップ、5T5)をし、メツセージに対するデバッグ処理
(今回は、デバッグレジスタフに番地を書く)(ステッ
プ。
S T 5−])が行われる。そして、デバッグレジス
タ7に書かれたアI・レスと被デハソグプじ2グラムD
Pの実行アドレスとが一致したときにデバッグ用割り込
みが発生するという機能により、デバッグ用割り込みが
発生し、被デバツグプログラムDPからモニタプログラ
ムMPに制御が移行する。
モニタプl」グラムMPでは被デハノグブし1グラム−
8= D Pの起動要求1゛(、の割り込みを禁止[らにしく
ソ、う−ノゾ、5T5−2) 、破う−ハソグゾI+ク
ラl、1〕1ンかデバッグレジスタ7に設定した番地1
)て止ゴ:った事を示すメツセージをボスI・に送(r
jする。以後、クーゲノトシステJ2.1のモニタブ1
−1グラムMP 4;lホストマシン2からのメツセー
ジを待tう、メツセージ(例えは、メ干り5のある番地
の内容のり−I)か送られて(ろと、ぞのメン1ど−シ
を受信)?シ、メツセージをデ刀−ICフシてデバッグ
処理ルーチンを実行B Lホストマシン2に実?i結果
のメンセージCを送信する(スう−ンゾ、5T7)。
この時、デバッグレジスタによっ′ζ被デハックレシス
タの実行が止まったflh点でのメモリの内容をリー1
−′することが出来る。
〔発明の効果] 以I−のように、この発明によれば、デバッグし・ノス
クGこ設定したアドレスと被デハンクブl’lグラJ、
の実行ア1゛レスとが・致したときにデバッグ用割り込
みをかり、被デハングブ【Iグラノ、からモj−タブ目
グー7J、に+多行し、以後、被ハう−ンクプ1.Iグ
ラl、の起動要求の割り込みを禁止するようにしたので
、被デバツグプログラムが再び起動されて、例えばリー
ドしたいメモリの値を書き変えられてしまうような事は
ない。このように、定周期の起動要求により起動される
被デバツグプログラムのデバッグを行う場合、実行が終
了した時点でのデバッグだけでなく、実行途中のデバッ
グも行うことが可能となる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるプログラムデバッグ
方式の流れを示すフローチャート、第2図は、第1図の
デバッグ操作時の被デバツグプログラムとモニタプログ
ラムの移行を示すタイミング図、第3図は、従来及びこ
の発明のプログラムデバッグ方式が適応される系を示す
ブロック図、第4図は、第3図のデバッグ操作を示すフ
ローチャート、第5図は、従来のデバッグ操作時の被デ
バツグプログラムとモニタプログラムの移行を示すタイ
ミング図である。 図において、1はターゲットシステム、2はホス1〜マ
シン、3は通信回線、4は中央処理装:1゛t(CPU
)、7はデバッグレジスタ。 なお、図中、同一符号は同一、または相当部分を示す。 1:タープ・・クトゾステム 2;ホストマv’y 3:匝稽回系乳 第4図

Claims (1)

    【特許請求の範囲】
  1.  デバッグレジスタに設定されたアドレスが中央処理装
    置の実行アドレスと一致した時に該デバッグレジスタよ
    りデバッグ用割り込みを発生させるターゲットシステム
    及び該ターゲットシステム内の被デバッグプログラムの
    デバッグ操作を行うために通信回線を介して接続されホ
    ストマシンとよりなるプログラムデバッグ方式において
    、前記ホストマシンから出力されるデバッグ操作に関す
    るメッセージを前記通信回線を介して前記ターゲットシ
    ステムで受信し、該ターゲットシステムに常駐している
    モニタプログラムを用いて割り込み起動された被デバッ
    グプログラムの終了及び次に割り込み起動される間の空
    き時間を利用して被デバッグプログラムをデバッグし、
    前記割り込み起動される被デバッグプログラムの任意番
    地で実行を止め、以後、被デバッグプログラムの起動を
    禁止にしてデバッグが行えるようにしたことを特徴とす
    るプログラムデバッグ方式。
JP63099863A 1988-04-22 1988-04-22 プログラムデバッグ方式 Pending JPH01271847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63099863A JPH01271847A (ja) 1988-04-22 1988-04-22 プログラムデバッグ方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63099863A JPH01271847A (ja) 1988-04-22 1988-04-22 プログラムデバッグ方式

Publications (1)

Publication Number Publication Date
JPH01271847A true JPH01271847A (ja) 1989-10-30

Family

ID=14258643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63099863A Pending JPH01271847A (ja) 1988-04-22 1988-04-22 プログラムデバッグ方式

Country Status (1)

Country Link
JP (1) JPH01271847A (ja)

Similar Documents

Publication Publication Date Title
EP0464615B1 (en) Microcomputer equipped with DMA controller
JP2982875B2 (ja) スレーブ制御装置
JPH08202563A (ja) コンピュータシステム
US6581119B1 (en) Interrupt controller and a microcomputer incorporating this controller
JP2539913B2 (ja) デ―タ処理システム
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPH01271847A (ja) プログラムデバッグ方式
JP2653412B2 (ja) ブレークポイント設定方法
JP2005018650A (ja) 不揮発性半導体記憶装置およびデータ処理装置
JP3130798B2 (ja) バス転送装置
JPS62130427A (ja) メモリリ−ド/ライト方式
JPS60229141A (ja) レジスタのデ−タ保存方式
JPH0782447B2 (ja) Dmaデータ転送制御装置
JPH08249024A (ja) プログラマブルコントローラ
JPH01240941A (ja) 情報処理装置
JPH02133849A (ja) 受信データ転送処理方式
JP2000010899A (ja) 入出力処理システム及びその周辺装置制御方法並びにその制御プログラムを記録した記録媒体
JPH03188547A (ja) データ転送制御装置
JPH08249019A (ja) 演算装置およびその演算装置を使用したプログラマブルコントローラ
JPH1031506A (ja) 複数回書込検出可能なプログラマブルコントローラ
JPS63219042A (ja) プログラムデバツグ装置
JP2000010908A (ja) Dmaコントローラ
JPH1021113A (ja) デバッグシステムのデバッグ方法
JPH02140840A (ja) プログラムデバッグ方法
JPH0421897B2 (ja)