JPH02133849A - 受信データ転送処理方式 - Google Patents
受信データ転送処理方式Info
- Publication number
- JPH02133849A JPH02133849A JP63288563A JP28856388A JPH02133849A JP H02133849 A JPH02133849 A JP H02133849A JP 63288563 A JP63288563 A JP 63288563A JP 28856388 A JP28856388 A JP 28856388A JP H02133849 A JPH02133849 A JP H02133849A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- timer
- buffer
- data
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000003672 processing method Methods 0.000 claims description 8
- 230000026676 system process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 210000003734 kidney Anatomy 0.000 description 1
Landscapes
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
ＤＭＡコントローラにより受信された受信バッファの受
信データを、ユーザプログラムの指定領域であるユーザ
バッファへ転送するよう処理する受信データ転送処理方
式に関し、 他の端末等からの割込処理要求を妨げずに受信データを
転送できるようにすることを目的とし、割込制御部が、
受信バッファへの格納終了の割込命令を受けてデータ転
送割込処理ルーチンを呼び出し、この呼び出されたデー
タ転送割込処理ルーチンが、受信バッファの受信データ
を＆Ｗ集してメモリ領域のユーザバッファへ転送するよ
う処理する受信データ転送処理方式において、上記割込
命令に従って割込制御部より呼び出されて、所定時間の
計時を実行するタイマを起動するとともに、タイマの計
時の終了時に、割込制御部に対して上記割込命令よりも
低い優先順位のタイマ割込命令を発するよう処理するＤ
ＭＡ終了割込処理ルーチンを用意し、割込制御部が、こ
のＤＭＡ終了割込処理ルーチンからのタイマ割込命令を
受けてデータ転送割込処理ルーチンを呼び出すことで、
ユーザバッファへのデータ転送を実行するよう構成する
。
信データを、ユーザプログラムの指定領域であるユーザ
バッファへ転送するよう処理する受信データ転送処理方
式に関し、 他の端末等からの割込処理要求を妨げずに受信データを
転送できるようにすることを目的とし、割込制御部が、
受信バッファへの格納終了の割込命令を受けてデータ転
送割込処理ルーチンを呼び出し、この呼び出されたデー
タ転送割込処理ルーチンが、受信バッファの受信データ
を＆Ｗ集してメモリ領域のユーザバッファへ転送するよ
う処理する受信データ転送処理方式において、上記割込
命令に従って割込制御部より呼び出されて、所定時間の
計時を実行するタイマを起動するとともに、タイマの計
時の終了時に、割込制御部に対して上記割込命令よりも
低い優先順位のタイマ割込命令を発するよう処理するＤ
ＭＡ終了割込処理ルーチンを用意し、割込制御部が、こ
のＤＭＡ終了割込処理ルーチンからのタイマ割込命令を
受けてデータ転送割込処理ルーチンを呼び出すことで、
ユーザバッファへのデータ転送を実行するよう構成する
。
本発明は、ＤＭＡコントローラにより受信された受信バ
ッファの受信データをユーザプログラムの指定領域であ
るユーザバッファへ転送するよう処理する受信データ転
送処理方式に関し、特に、他の端末等からの割込処理要
求を妨げずに受信データを転送できるようにする受信デ
ータ転送処理方式に関するものである。
ッファの受信データをユーザプログラムの指定領域であ
るユーザバッファへ転送するよう処理する受信データ転
送処理方式に関し、特に、他の端末等からの割込処理要
求を妨げずに受信データを転送できるようにする受信デ
ータ転送処理方式に関するものである。
回線からのデータを受信するデータ処理装置では、ＤＭ
Ａコントローラを使ってデータをメモリ領域の受信バッ
ファに格納するとともに、その格納された受信データを
編集して、必要なデータ情報のみをユーザプログラムの
指定領域であるユーザバッファへ転送するという構成を
とることになる。このような受信データ転送処理方式に
あっては、データ処理装置を構成する他の端末の処理を
遅らせることなく受信データを転送するよう構成してい
（必要がある。
Ａコントローラを使ってデータをメモリ領域の受信バッ
ファに格納するとともに、その格納された受信データを
編集して、必要なデータ情報のみをユーザプログラムの
指定領域であるユーザバッファへ転送するという構成を
とることになる。このような受信データ転送処理方式に
あっては、データ処理装置を構成する他の端末の処理を
遅らせることなく受信データを転送するよう構成してい
（必要がある。
回線からのデータの受信は、回線スピードが速いことか
ら、ＤＭＡコントローラを使って実行されることになる
とともに、この受信に際して使われる回線制御用の割込
命令に対しては、優先順位の高い割込レベルが設定され
ることになる。従って、従来では、ＤＭＡコントローラ
により受信バッファに格納された受信データは、受信が
終了すると高い優先順位の割込命令に従ってデータ転送
割込処理ルーチンが呼び出されることで、受信処理の延
長上で直ちに受信バッファからユーザバッファへ転送さ
れることになるという処理構成がとられていたのである
。
ら、ＤＭＡコントローラを使って実行されることになる
とともに、この受信に際して使われる回線制御用の割込
命令に対しては、優先順位の高い割込レベルが設定され
ることになる。従って、従来では、ＤＭＡコントローラ
により受信バッファに格納された受信データは、受信が
終了すると高い優先順位の割込命令に従ってデータ転送
割込処理ルーチンが呼び出されることで、受信処理の延
長上で直ちに受信バッファからユーザバッファへ転送さ
れることになるという処理構成がとられていたのである
。
しかしながら、このような従来技術によると、受信デー
タが多量となるときには、受信バッファからユーザバッ
ファへのデータ転送に長時間を要することになることか
ら、優先順位の低い割込レベルが設定されている端末等
の処理が大きく遅れてしまうことで、システム全体の処
理効率が著しく低下してしまうことになるという問題点
があった。このような問題点を解決するために、連続転
送をある文字数で押さえるようにするという構成をとる
従来技術もあるが、データ転送のプログラムが複雑にな
ってしまうという欠点があった。
タが多量となるときには、受信バッファからユーザバッ
ファへのデータ転送に長時間を要することになることか
ら、優先順位の低い割込レベルが設定されている端末等
の処理が大きく遅れてしまうことで、システム全体の処
理効率が著しく低下してしまうことになるという問題点
があった。このような問題点を解決するために、連続転
送をある文字数で押さえるようにするという構成をとる
従来技術もあるが、データ転送のプログラムが複雑にな
ってしまうという欠点があった。
本発明はかかる事情に鑑みてなされたものであって、他
の端末等からの割込処理要求を妨げずに受信バッファか
らユーザバッファへの受信データのデータ転送を実現で
きるようにする受信データ転送処理方式の提供を目的と
するものである。
の端末等からの割込処理要求を妨げずに受信バッファか
らユーザバッファへの受信データのデータ転送を実現で
きるようにする受信データ転送処理方式の提供を目的と
するものである。
第１図は本発明の原理構成図である。
図中、１０は回線用アダプタであって、回線を介して送
られてくるデータを受信するもの、２０はＤＭＡコント
ローラであって、回線用アダプタ１０が受信したデータ
を受信バッファに格納するもの、３０は受信バッファで
あって、メモリ領域に設けられるバッファ領域であるも
の、４０はユーザバッファであって、メモリ領域に設け
られるユーザプログラムの指定領域であるもの、５０は
割込制御部であって、種々の割込発生源からの割込命令
を受けてエントリされたそれらの割込命令の優先順位に
従って、対応する割込処理ルーチンを順次呼び出すよう
処理するもの、６０は割込発生源であって、割込制御部
５０に対して割込命令を発するもの、７０はＤＭＡコン
トローラ２０の格納処理の終了時に発せられる格納終了
割込命令に従って呼び出されるＤＭＡ終了割込処理ルー
チンであって、ＤＭＡコントローラ２０の動作を停止さ
せるＤＭＡ終了終了部上１所定時間の計時を実行するタ
イマを起動するとともに、そのタイマの計時の終了時に
割込制御部５０に対して格納終了割込命令よりも低い優
先順位のタイマ割込命令を発するタイマ起動部７２とを
備えるもの、８０はタイマ起動部７２から発せられるタ
イマ割込命令に従って呼び出されるデータ転送割込処理
ルーチンであって、受信バッファ３０に格納された受信
データを編集してユーザバッファ４０へ転送するよう処
理するもの、９０は割込発生源６０から発せられる割込
命令に従って割込制御部５０より呼び出される割込処理
ルーチンであって、所定の処理を実行するものである。
られてくるデータを受信するもの、２０はＤＭＡコント
ローラであって、回線用アダプタ１０が受信したデータ
を受信バッファに格納するもの、３０は受信バッファで
あって、メモリ領域に設けられるバッファ領域であるも
の、４０はユーザバッファであって、メモリ領域に設け
られるユーザプログラムの指定領域であるもの、５０は
割込制御部であって、種々の割込発生源からの割込命令
を受けてエントリされたそれらの割込命令の優先順位に
従って、対応する割込処理ルーチンを順次呼び出すよう
処理するもの、６０は割込発生源であって、割込制御部
５０に対して割込命令を発するもの、７０はＤＭＡコン
トローラ２０の格納処理の終了時に発せられる格納終了
割込命令に従って呼び出されるＤＭＡ終了割込処理ルー
チンであって、ＤＭＡコントローラ２０の動作を停止さ
せるＤＭＡ終了終了部上１所定時間の計時を実行するタ
イマを起動するとともに、そのタイマの計時の終了時に
割込制御部５０に対して格納終了割込命令よりも低い優
先順位のタイマ割込命令を発するタイマ起動部７２とを
備えるもの、８０はタイマ起動部７２から発せられるタ
イマ割込命令に従って呼び出されるデータ転送割込処理
ルーチンであって、受信バッファ３０に格納された受信
データを編集してユーザバッファ４０へ転送するよう処
理するもの、９０は割込発生源６０から発せられる割込
命令に従って割込制御部５０より呼び出される割込処理
ルーチンであって、所定の処理を実行するものである。
本発明では、ＤＭＡコントローラ２０から発せられるこ
とになる高い優先順位の格納終了割込命令により低い優
先順位のタイマ割込命令を生成し、そのタイマ割込命令
に従ってデータ転送割込処理ルーチン８０を呼び出して
、受信バッファ３０からユーザバッファ４０へのデータ
転送を実行するよう処理する。このように、本発明では
、受信バッファ３０からユーザバッファ４０へのデータ
転送を、他の端末等の処理の妨げとならない割込レベル
の低いタイマ出口で一気に行うようにしたことから、他
の端末等の処理をバランスよく実行できるようになって
システム全体の処理効率も高められるようになるのであ
る。
とになる高い優先順位の格納終了割込命令により低い優
先順位のタイマ割込命令を生成し、そのタイマ割込命令
に従ってデータ転送割込処理ルーチン８０を呼び出して
、受信バッファ３０からユーザバッファ４０へのデータ
転送を実行するよう処理する。このように、本発明では
、受信バッファ３０からユーザバッファ４０へのデータ
転送を、他の端末等の処理の妨げとならない割込レベル
の低いタイマ出口で一気に行うようにしたことから、他
の端末等の処理をバランスよく実行できるようになって
システム全体の処理効率も高められるようになるのであ
る。
以下、実施例に従って本発明の詳細な説明する。
第２図に、本発明を実装するデータ処理装置のシステム
構成図を示す。図中、第１図で説明したものと同じもの
ついては同一の記号で示しである。
構成図を示す。図中、第１図で説明したものと同じもの
ついては同一の記号で示しである。
１はＣＰＵ、２はメモリ、３は回線用アダプタ１０に接
続される回線である。このメモリ２には、第１図で説明
した受信バッファ３０とユーザバッファ４０とが設けら
れるとともに、回線３を介して送られてくるデータを使
って所定の処理を実行するユーザプログラム４と、受信
バッファ３０からユーザバッファ４０への受信データの
転送処理を実行する回線制御ドライバ５とが展開される
ことになる。１１は回線用アダプタ１０が備える回線制
御ＬＳＩである。なお、このシステム構成図では省略し
であるが、データ処理装置にはプリンタやデイスプレィ
等の端末が接続され、そして、メモリ２にはこれらの各
端末のドライバが同様に展開されることになる。
続される回線である。このメモリ２には、第１図で説明
した受信バッファ３０とユーザバッファ４０とが設けら
れるとともに、回線３を介して送られてくるデータを使
って所定の処理を実行するユーザプログラム４と、受信
バッファ３０からユーザバッファ４０への受信データの
転送処理を実行する回線制御ドライバ５とが展開される
ことになる。１１は回線用アダプタ１０が備える回線制
御ＬＳＩである。なお、このシステム構成図では省略し
であるが、データ処理装置にはプリンタやデイスプレィ
等の端末が接続され、そして、メモリ２にはこれらの各
端末のドライバが同様に展開されることになる。
次に、第３図ないし第５図に示すフローチャートに従っ
て、本発明の処理内容について説明する。
て、本発明の処理内容について説明する。
第３図のフローチャートに示すように、回線３からのデ
ータを受信するときには、ユーザプログラム４は、リー
ドコマンド起動ルーチンを発行して、最初にステップ３
１で示すように、受信データを格納することになるユー
ザバッファ４０のアドレスとサイズをメモし、続いて、
ステップ３２で、ＤＭＡコントローラ２０に対して設定
した受信バッファ３０のアドレスとサイズをセットする
。
ータを受信するときには、ユーザプログラム４は、リー
ドコマンド起動ルーチンを発行して、最初にステップ３
１で示すように、受信データを格納することになるユー
ザバッファ４０のアドレスとサイズをメモし、続いて、
ステップ３２で、ＤＭＡコントローラ２０に対して設定
した受信バッファ３０のアドレスとサイズをセットする
。
そして、回線３からのデータの受信に入るべく、次のス
テップ３３でＤＭＡコントローラ２０を起動するととも
に、続くステップ３４で、回線制御ＬＳＩＩＩを受信イ
ネーブルモードに設定するよう処理する。このようにし
て、ＤＭＡコントローラ２０は、ＣＰＵＩを介さずに、
回線用アダプタ１０が受信する受信データを受信バッフ
ァ３０に格納する処理に入ることになる。
テップ３３でＤＭＡコントローラ２０を起動するととも
に、続くステップ３４で、回線制御ＬＳＩＩＩを受信イ
ネーブルモードに設定するよう処理する。このようにし
て、ＤＭＡコントローラ２０は、ＣＰＵＩを介さずに、
回線用アダプタ１０が受信する受信データを受信バッフ
ァ３０に格納する処理に入ることになる。
ＤＭＡコントローラ２０は、受信バッファ３０への格納
処理を終了するとＣＰＵＩに対して割込命令を発してエ
ントリし、ＣＰＵＩは、このエントリされた割込命令に
従ってＤＭＡ終了割込処理ルーチンを発行することにな
る。このＤＭＡ終了割込処理ルーチンでは、第４図のフ
ローチャートに示すように、先ず最初に、ステップ４１
でＤＭＡコントローラ２０の起動を停止し、続いて、ス
テップ４２で、タイマ出口で低い優先順位をとる割込命
令を発することになるタイマを起動する。
処理を終了するとＣＰＵＩに対して割込命令を発してエ
ントリし、ＣＰＵＩは、このエントリされた割込命令に
従ってＤＭＡ終了割込処理ルーチンを発行することにな
る。このＤＭＡ終了割込処理ルーチンでは、第４図のフ
ローチャートに示すように、先ず最初に、ステップ４１
でＤＭＡコントローラ２０の起動を停止し、続いて、ス
テップ４２で、タイマ出口で低い優先順位をとる割込命
令を発することになるタイマを起動する。
このタイマ出口での割込命令は最も低い優先順位、をと
るものが好ましく、また、タイマ時間の長さには制約は
ないが最小値のものが好ましい。
るものが好ましく、また、タイマ時間の長さには制約は
ないが最小値のものが好ましい。
ＤＭＡ終了割込処理ルーチンにより起動されるタイマは
、タイムアツプを計時するとＣＰＵＩに対して割込命令
を発してエントリし、ＣＰＵ１は、このエントリされた
割込命令に従ってタイマ出口割込処理ルーチンを発行し
て、受信バッファ３０からユーザバッファ４０へのデー
タ転送を実行することになる。このタイマ出口割込処理
ルーチンでは、第５図のフローチャートに示すように、
先ず最初に、ステップ５１で受信バッファ３０より１文
字を取り出し、続くステップ５２で、パリティチエツク
、ＢＣＣチエツク、シフト処理、デリミタ検出等のデー
タ編集を施す、そして、次のステップ５３で、ユーザプ
ログラム４へ転送の必要なデータであるのか否かを判断
する。
、タイムアツプを計時するとＣＰＵＩに対して割込命令
を発してエントリし、ＣＰＵ１は、このエントリされた
割込命令に従ってタイマ出口割込処理ルーチンを発行し
て、受信バッファ３０からユーザバッファ４０へのデー
タ転送を実行することになる。このタイマ出口割込処理
ルーチンでは、第５図のフローチャートに示すように、
先ず最初に、ステップ５１で受信バッファ３０より１文
字を取り出し、続くステップ５２で、パリティチエツク
、ＢＣＣチエツク、シフト処理、デリミタ検出等のデー
タ編集を施す、そして、次のステップ５３で、ユーザプ
ログラム４へ転送の必要なデータであるのか否かを判断
する。
このステップ５３の判断で、ユーザプログラム４へ転送
する必要があるデータであると判断するときには、ステ
ップ５４に進んで、ステップ５１の処理により取り出さ
れた１文字を受信バッファ３０からユーザバッファ４０
へ転送するよう処理する。そして、次のステップ５５で
、１電文が終了したか否かを判断する。一方、ステップ
５３でユーザプログラム４へ転送する必要がないデータ
であると判断するときには、ステップ５４の処理は行わ
ないで、直ちに、ステップ５５の判断に入ることになる
。
する必要があるデータであると判断するときには、ステ
ップ５４に進んで、ステップ５１の処理により取り出さ
れた１文字を受信バッファ３０からユーザバッファ４０
へ転送するよう処理する。そして、次のステップ５５で
、１電文が終了したか否かを判断する。一方、ステップ
５３でユーザプログラム４へ転送する必要がないデータ
であると判断するときには、ステップ５４の処理は行わ
ないで、直ちに、ステップ５５の判断に入ることになる
。
ステップ５５の判断で、１電文が終了したと判断すると
きには、ステップ５６に進んで、ユーザプログラム４に
リードコマンドが終了したことを通知する。逆に、ｌ電
文が終了していないと判断するときには、ステップ５７
に進んで、受信バッファ３０が空きになったか否かを判
断し、空きでないと判断するときには、ステップ５１に
戻ってユーザバッファ４０への転送処理を続ける。一方
、ステップ５７で空きであると判断するときには、ステ
ップ５８に進んで、ＤＭＡコントローラ２０に対して受
信バッファ３０のアドレスとサイズをセットして、次の
ステップ５９で、ＤＭＡコントローラ２０を再起動する
よう処理する。
きには、ステップ５６に進んで、ユーザプログラム４に
リードコマンドが終了したことを通知する。逆に、ｌ電
文が終了していないと判断するときには、ステップ５７
に進んで、受信バッファ３０が空きになったか否かを判
断し、空きでないと判断するときには、ステップ５１に
戻ってユーザバッファ４０への転送処理を続ける。一方
、ステップ５７で空きであると判断するときには、ステ
ップ５８に進んで、ＤＭＡコントローラ２０に対して受
信バッファ３０のアドレスとサイズをセットして、次の
ステップ５９で、ＤＭＡコントローラ２０を再起動する
よう処理する。
このように、本発明では、受信割込口ではユーザバッフ
ァ４０へのデータ転送を行わずに、低い優先順位の割込
命令を発するタイマを起動してデータ転送のスケジュー
リングだけを行うようにしておく、そして、タイマの割
込命令より高い優先順位をもつ他の端末等の割込命令の
実行が終了してから、受信バッファ３０からユーザバッ
ファ４０へのデータ転送に入るよう処理するのである。
ァ４０へのデータ転送を行わずに、低い優先順位の割込
命令を発するタイマを起動してデータ転送のスケジュー
リングだけを行うようにしておく、そして、タイマの割
込命令より高い優先順位をもつ他の端末等の割込命令の
実行が終了してから、受信バッファ３０からユーザバッ
ファ４０へのデータ転送に入るよう処理するのである。
これから、他の端末等の処理の実行が遅れてしまうよう
なことがなくなるのである。
なことがなくなるのである。
以上に説明したように、本発明によれば、受信バッファ
からユーザバッファへのデータ転送を、他の端末等の処
理の妨げとならない割込レベルの低いタイマ出口で一気
に行うようにしたことから、他の端末等の処理をバラン
スよく実行できるようになってシステム全体の処理効率
も高められるようになる。しかも、ＣＰＵの空き時間を
無駄なく使用することになるので、比較的処理に余裕の
ある場合には、従来よりも迅速に受信処理を実行できる
ようになる。
からユーザバッファへのデータ転送を、他の端末等の処
理の妨げとならない割込レベルの低いタイマ出口で一気
に行うようにしたことから、他の端末等の処理をバラン
スよく実行できるようになってシステム全体の処理効率
も高められるようになる。しかも、ＣＰＵの空き時間を
無駄なく使用することになるので、比較的処理に余裕の
ある場合には、従来よりも迅速に受信処理を実行できる
ようになる。
第１図は本発明の原理構成図、
第２図は本発明のシステム構成図、
第３図ないし第５図は本発明が実行するフローチャート
である。 図中、ｌはＣＰＵ、２はメモリ、３は回線、４はユーザ
プログラム、５は回線制御ドライバ、１０は回線用アダ
プタ、１１は回線制御ＬＳＩ、２０はＤＭＡコントロー
ラ、３０は受信バッファ、４０はユーザバッファ、５０
は割込制御部、６゜は割込発生源、７０はＤＭＡ終了割
込処理ルーチン、７１はＤＭＡ終了部、７２はタイマ起
動部、８０はデータ転送割込処理ルーチン、９０は割込
処理ルーチンである。 １く発明の７峠、Ｊ里旧１ズ腎区 第 区 木登ＩＩ！Ｉ力シスナムＩ鷺Ａ′図 茶 図 第 図
である。 図中、ｌはＣＰＵ、２はメモリ、３は回線、４はユーザ
プログラム、５は回線制御ドライバ、１０は回線用アダ
プタ、１１は回線制御ＬＳＩ、２０はＤＭＡコントロー
ラ、３０は受信バッファ、４０はユーザバッファ、５０
は割込制御部、６゜は割込発生源、７０はＤＭＡ終了割
込処理ルーチン、７１はＤＭＡ終了部、７２はタイマ起
動部、８０はデータ転送割込処理ルーチン、９０は割込
処理ルーチンである。 １く発明の７峠、Ｊ里旧１ズ腎区 第 区 木登ＩＩ！Ｉ力シスナムＩ鷺Ａ′図 茶 図 第 図
Claims (1)
- 【特許請求の範囲】 回線用アダプタ（１０）とＤＭＡコントローラ（２０）
と割込制御部（５０）とを備え、該ＤＭＡコントローラ
（２０）が、該回線用アダプタ（１０）が受信したデー
タをメモリ領域の受信バッファ（３０）に格納するとと
もに、該割込制御部（５０）が、該受信バッファ（３０
）への格納終了の割込命令を受けてデータ転送割込処理
ルーチン（８０）を呼び出し、この呼び出されたデータ
転送割込処理ルーチン（８０）が、該受信バッファ（３
０）に格納された受信データを編集してメモリ領域に設
けられるユーザプログラムの指定領域である、ユーザバ
ッファ（４０）へ転送するよう処理する受信データ転送
処理方式において、 上記割込命令に従って上記割込制御部（５０）より呼び
出されて、所定時間の計時を実行するタイマを起動する
とともに、該タイマの計時の終了時に、上記割込制御部
（５０）に対して上記割込命令よりも低い優先順位のタ
イマ割込命令を発するよう処理するＤＭＡ終了割込処理
ルーチン（７０）を用意し、上記割込制御部（５０）が
、該ＤＭＡ終了割込処理ルーチン（７０）からの該タイ
マ割込命令を受けて上記データ転送割込処理ルーチン（
８０）を呼び出すことで、上記受信バッファ（３０）か
ら上記ユーザバッファ（４０）へのデータ転送を実行す
るよう処理してなることを、 特徴とする受信データ転送処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288563A JPH02133849A (ja) | 1988-11-15 | 1988-11-15 | 受信データ転送処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63288563A JPH02133849A (ja) | 1988-11-15 | 1988-11-15 | 受信データ転送処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02133849A true JPH02133849A (ja) | 1990-05-23 |
Family
ID=17731873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63288563A Pending JPH02133849A (ja) | 1988-11-15 | 1988-11-15 | 受信データ転送処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02133849A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8036129B2 (en) | 2002-01-05 | 2011-10-11 | Lg Electronics Inc. | System and method for avoiding stall using timer for high-speed downlink packet access system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131844A (en) * | 1979-03-30 | 1980-10-14 | Fujitsu Ltd | Communication controller |
-
1988
- 1988-11-15 JP JP63288563A patent/JPH02133849A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55131844A (en) * | 1979-03-30 | 1980-10-14 | Fujitsu Ltd | Communication controller |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8036129B2 (en) | 2002-01-05 | 2011-10-11 | Lg Electronics Inc. | System and method for avoiding stall using timer for high-speed downlink packet access system |
| US8254259B2 (en) | 2002-01-05 | 2012-08-28 | Lg Electronics Inc. | System and method for avoiding stall using timer for high-speed downlink packet access system |
| US8355321B2 (en) | 2002-01-05 | 2013-01-15 | Lg Electronics Inc. | System and method for avoiding stall using timer for high-speed downlink packet access system |
| US8400922B2 (en) | 2002-01-05 | 2013-03-19 | Lg Electronics Inc. | System and method for avoiding stall using timer for high-speed downlink packet access system |
| US8724480B2 (en) | 2002-01-05 | 2014-05-13 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
| US9049610B2 (en) | 2002-01-05 | 2015-06-02 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
| US9231880B2 (en) | 2002-01-05 | 2016-01-05 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
| US9479966B2 (en) | 2002-01-05 | 2016-10-25 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
| US10021598B2 (en) | 2002-01-05 | 2018-07-10 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
| US10750408B2 (en) | 2002-01-05 | 2020-08-18 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
| US10849021B2 (en) | 2002-01-05 | 2020-11-24 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
| US10972940B2 (en) | 2002-01-05 | 2021-04-06 | Lg Electronics Inc. | Method and apparatus for operating a timer for processing data blocks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| EP0464615B1 (en) | Microcomputer equipped with DMA controller | |
| JP3127523B2 (ja) | 通信制御装置およびデータ送信方法 | |
| EP1063594B1 (en) | An interrupt controller and a microcomputer incorporating this controller | |
| JP3525518B2 (ja) | データ転送装置 | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH02133849A (ja) | 受信データ転送処理方式 | |
| EP0614148A1 (en) | Data processing apparatus | |
| JPS6148743B2 (ja) | ||
| JPH08137703A (ja) | タスク切替装置 | |
| JPS5913769B2 (ja) | チヤネル制御装置 | |
| JPH06131294A (ja) | データ転送装置 | |
| JP2002312302A (ja) | 周辺装置 | |
| JPS61224063A (ja) | デ−タ転送制御装置 | |
| JPH10133997A (ja) | Ｄｍａ制御装置 | |
| JPH04160459A (ja) | データ転送装置 | |
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPH0497416A (ja) | 受信バッファの制御方式 | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPS58205258A (ja) | デ−タ処理装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPS6212535B2 (ja) | ||
| JPH0131223B2 (ja) | ||
| JPH0728750A (ja) | インターフェース変換装置 |