JPS6148743B2 - - Google Patents
Info
- Publication number
- JPS6148743B2 JPS6148743B2 JP53132184A JP13218478A JPS6148743B2 JP S6148743 B2 JPS6148743 B2 JP S6148743B2 JP 53132184 A JP53132184 A JP 53132184A JP 13218478 A JP13218478 A JP 13218478A JP S6148743 B2 JPS6148743 B2 JP S6148743B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- storage means
- level
- interrupt level
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Description
【発明の詳細な説明】
本発明は多重優先割込みレベルを有するデータ
処理装置における高速レベル切替装置に関する。
処理装置における高速レベル切替装置に関する。
従来、多重優先割込みレベル方式は、実時間処
理の電子計算機システムにおいて広く用いられて
いる、この方式においては実行中のプログラムレ
ベルよりも高い優先度のレベルに対して割込み要
求が発生した場合、割込まれたプログラムの実行
を中断し割込んだプログラムの実行を開始する。
この結果、緊急度の高いプログラムに対して高速
な応答を期待することができる。しかしレベルの
切替に際しては割込まれたプログラムが使用して
いたレジスタの内容、再スタートするときのプロ
グラムアドレスおよびプログラムの状態情報を退
避する必要がある。
理の電子計算機システムにおいて広く用いられて
いる、この方式においては実行中のプログラムレ
ベルよりも高い優先度のレベルに対して割込み要
求が発生した場合、割込まれたプログラムの実行
を中断し割込んだプログラムの実行を開始する。
この結果、緊急度の高いプログラムに対して高速
な応答を期待することができる。しかしレベルの
切替に際しては割込まれたプログラムが使用して
いたレジスタの内容、再スタートするときのプロ
グラムアドレスおよびプログラムの状態情報を退
避する必要がある。
この切替動作を高速に行なうには、各優先割込
みレベルに対応して一組のレジスタセツト（プロ
グラムカウンタ、レジスタ類、ステータスを含
む）を設ければよいが、この方法では優先割込み
レベルの数が多ければ、それだけ用意しなければ
ならないレジスタセツトが多くなり装置が大型化
する。
みレベルに対応して一組のレジスタセツト（プロ
グラムカウンタ、レジスタ類、ステータスを含
む）を設ければよいが、この方法では優先割込み
レベルの数が多ければ、それだけ用意しなければ
ならないレジスタセツトが多くなり装置が大型化
する。
一方主記憶中に各レベルに対応するレジスタの
退避領域を設け、レベルが切替わつた時点で割込
まれたレベルの割込みレベル情報（プログラムカ
ウンタ、レジスタ類、ステータスの内容）を、自
動的に退避する方法もある。しかし最近のデータ
処理装置のアーキテクチヤーでは多数のレジスタ
を持つているため、レベルの切替動作に要する時
間も無視できなくなつてきている。
退避領域を設け、レベルが切替わつた時点で割込
まれたレベルの割込みレベル情報（プログラムカ
ウンタ、レジスタ類、ステータスの内容）を、自
動的に退避する方法もある。しかし最近のデータ
処理装置のアーキテクチヤーでは多数のレジスタ
を持つているため、レベルの切替動作に要する時
間も無視できなくなつてきている。
本発明の目的は多重優先割込レベルをもつデー
タ処理システムにおいて、レベルが切替わる際の
オーバヘツドを小さくするようにした高速レベル
切替装置を提供することにある。
タ処理システムにおいて、レベルが切替わる際の
オーバヘツドを小さくするようにした高速レベル
切替装置を提供することにある。
本発明の装置は、予め定められた数の割込み退
避領域を有する主記憶手段と、 前記割込み退避領域の数より少ない複数の割込
みレベル情報を格納する格納手段と、 実行中の処理より優先して処理さるべき優先割
込み発生時であつて前記格納手段に未使用のもの
がないとき最も古く格納された割込みレベル情報
を前記主記憶手段の対応する割込み退避領域に格
納させ、この格納手段を未使用状態にさせる割込
みレベル情報退避手段と、 前記優先割込み発生時に前記実行中の処理の割
込みレベル情報を前記複数の格納手段のうちの未
使用の格納手段に格納さけ前記優先した処理を実
行させる制御手段と、 前記優先した処理の実行終了後に前記複数の格
納手段のうち最も新しく格納された割込みレベル
情報を読み出して対応する処理を実行させる手段
とから構成されている。
避領域を有する主記憶手段と、 前記割込み退避領域の数より少ない複数の割込
みレベル情報を格納する格納手段と、 実行中の処理より優先して処理さるべき優先割
込み発生時であつて前記格納手段に未使用のもの
がないとき最も古く格納された割込みレベル情報
を前記主記憶手段の対応する割込み退避領域に格
納させ、この格納手段を未使用状態にさせる割込
みレベル情報退避手段と、 前記優先割込み発生時に前記実行中の処理の割
込みレベル情報を前記複数の格納手段のうちの未
使用の格納手段に格納さけ前記優先した処理を実
行させる制御手段と、 前記優先した処理の実行終了後に前記複数の格
納手段のうち最も新しく格納された割込みレベル
情報を読み出して対応する処理を実行させる手段
とから構成されている。
次に本発明について図面を参照して詳細に説明
する。
する。
第１図は本発明の一実施例を示す図である。第
１図において参照番号１は中央処理装置、参照番
号２は第１の割込みレベルレジスタセツト、参照
番号３は第ｎ（２≦ｎ：整数）割込みレベルレジ
スタセツト、参照番号４は割込みレベルレジスタ
セツト選択レジスタ、参照番号５は選択レジスタ
４の内容を解読して第１から第ｎの割込みレベル
レジスタセツトのうちの１つのセツトを選択する
ためのデコーダ、参照番号６は第１の割込みレベ
ルレジスタの内容を選択する信号線、参照番号７
は主記憶装置、参照番号８は割込みレベルl2の割
込み退避領域、参照番号９は割込みレベルl1の割
込み退避領域、参照番号１０は割込みレベルl0の
割込み退避領域、参照番号１１は中央処理装置と
主記憶装置とを結合するバス、参照番号１２は優
先割込み判定回路、参照番号１３は割込みレベル
l1に対する割込み要求信号線、参照番号１４は割
込みレベルl2に対する割込み要求信号線である。
１図において参照番号１は中央処理装置、参照番
号２は第１の割込みレベルレジスタセツト、参照
番号３は第ｎ（２≦ｎ：整数）割込みレベルレジ
スタセツト、参照番号４は割込みレベルレジスタ
セツト選択レジスタ、参照番号５は選択レジスタ
４の内容を解読して第１から第ｎの割込みレベル
レジスタセツトのうちの１つのセツトを選択する
ためのデコーダ、参照番号６は第１の割込みレベ
ルレジスタの内容を選択する信号線、参照番号７
は主記憶装置、参照番号８は割込みレベルl2の割
込み退避領域、参照番号９は割込みレベルl1の割
込み退避領域、参照番号１０は割込みレベルl0の
割込み退避領域、参照番号１１は中央処理装置と
主記憶装置とを結合するバス、参照番号１２は優
先割込み判定回路、参照番号１３は割込みレベル
l1に対する割込み要求信号線、参照番号１４は割
込みレベルl2に対する割込み要求信号線である。
初期状態において割込みレベルレジスタセツト
選択レジスタ２や３には初期値が設定され、デコ
ーダ５により解読されたレジスタセツト選択信号
６が駆動され、第１の割込みレベルレジスタ２が
初期状態において使用されるレジスタセツトとし
て選択される。
選択レジスタ２や３には初期値が設定され、デコ
ーダ５により解読されたレジスタセツト選択信号
６が駆動され、第１の割込みレベルレジスタ２が
初期状態において使用されるレジスタセツトとし
て選択される。
第１図の装置において、割込みが受け付けられ
た場合の時間経過と走行中のレベルの変化とを第
２図に示す。
た場合の時間経過と走行中のレベルの変化とを第
２図に示す。
また第３図に第２図の各場合における割込みレ
ベルレジスタセツトの使用状況を示す。レベルl0
のプログラムが走行している段階において、この
プログラムは、第３図ａに示されるように第１の
割込レベルレジスタ２を使用している。今活性化
されたレベルはレベルl0のみであると仮定する。
このため割込みレベルレジスタセツトのうち使用
されているレジスタセツトはレジスタ２のみであ
り、このレジスタ２以外のレジスタセツトはどの
割込みレベルとも結合されていない。時間toにお
いて割込レベルl1に対する割込み要求信号線１３
が活性化されると、優先割込判定回路１２では現
在走行中のレベルl0と比較して割込要求のレベル
が高位であることを検出してから割込み要求を受
けつける。レベルl1の割込み要求が受け付けられ
ると、割込みレベルレジスタセツト選択レジスタ
４の内容が未使用のレジスタセツト３の選択用に
変更される。この時点で割込みレベルl0に対応し
たレジスタセツト２の内容は、主記憶装置７内に
あるレベルl0に対応する割込み退避領域１０には
退避されない。次に割込みレベルl1に対応する主
記憶装置７中の割込み退避領域９から割込みレベ
ルl1で走行するプログラムのためのセツトアツプ
情報、すなわち、プログラムのスタートアドレ
ス、レジスタのセツトアツプデータおよび状態表
示情報が読み出されレジスタセツト３内に格納さ
れる。この後割込みレベルl1に対応するプログラ
ムの実行が開始される。ある時刻toから割込みレ
ベルl1のプログラムが実行されている時に割込み
レベルl1より高位の割込みレベルl2に割込み要求
が時刻t1で与えられると、再び前と同様に、割込
みレベルレジスタセツト選択レジスタ４の内容が
変更され、割込みレベルl2に対する割込みレベル
レジスタセツトが結合される。時刻t2において、
割込みレベルl2のプログラムの実行が終了する
と、割込みレベルl2により使用されていたレジス
タセツト（図示せず）の内容は無効化されるか、
または、指定により割込みレベルl2の割込み退避
域８に退避される。その後、割込みレベルレジス
タセツト選択レジスタ４の内容が割込みレベルレ
ジスタ２を選択するように変更される。
ベルレジスタセツトの使用状況を示す。レベルl0
のプログラムが走行している段階において、この
プログラムは、第３図ａに示されるように第１の
割込レベルレジスタ２を使用している。今活性化
されたレベルはレベルl0のみであると仮定する。
このため割込みレベルレジスタセツトのうち使用
されているレジスタセツトはレジスタ２のみであ
り、このレジスタ２以外のレジスタセツトはどの
割込みレベルとも結合されていない。時間toにお
いて割込レベルl1に対する割込み要求信号線１３
が活性化されると、優先割込判定回路１２では現
在走行中のレベルl0と比較して割込要求のレベル
が高位であることを検出してから割込み要求を受
けつける。レベルl1の割込み要求が受け付けられ
ると、割込みレベルレジスタセツト選択レジスタ
４の内容が未使用のレジスタセツト３の選択用に
変更される。この時点で割込みレベルl0に対応し
たレジスタセツト２の内容は、主記憶装置７内に
あるレベルl0に対応する割込み退避領域１０には
退避されない。次に割込みレベルl1に対応する主
記憶装置７中の割込み退避領域９から割込みレベ
ルl1で走行するプログラムのためのセツトアツプ
情報、すなわち、プログラムのスタートアドレ
ス、レジスタのセツトアツプデータおよび状態表
示情報が読み出されレジスタセツト３内に格納さ
れる。この後割込みレベルl1に対応するプログラ
ムの実行が開始される。ある時刻toから割込みレ
ベルl1のプログラムが実行されている時に割込み
レベルl1より高位の割込みレベルl2に割込み要求
が時刻t1で与えられると、再び前と同様に、割込
みレベルレジスタセツト選択レジスタ４の内容が
変更され、割込みレベルl2に対する割込みレベル
レジスタセツトが結合される。時刻t2において、
割込みレベルl2のプログラムの実行が終了する
と、割込みレベルl2により使用されていたレジス
タセツト（図示せず）の内容は無効化されるか、
または、指定により割込みレベルl2の割込み退避
域８に退避される。その後、割込みレベルレジス
タセツト選択レジスタ４の内容が割込みレベルレ
ジスタ２を選択するように変更される。
なお、割込みがかけられたとき未使用の割込み
レベルレジスタがないときには、最も古く格納さ
れた割込みレベル情報を主記憶装置７の対応する
割込み退避領域に退避させた後、退避させた割込
み情報を記憶していた割込みレジスタセツトに割
込みレベル情報を格納させる。
レベルレジスタがないときには、最も古く格納さ
れた割込みレベル情報を主記憶装置７の対応する
割込み退避領域に退避させた後、退避させた割込
み情報を記憶していた割込みレジスタセツトに割
込みレベル情報を格納させる。
本発明には、割込みレベルレジスタセツトを採
用することにより中央処置装置と主記憶中の割込
み退避領域との間の割込みレベル情報退避回数を
減少でき、かつシステムで持ちうる優先レベルの
数がレジスタセツトの数で制限されないという効
果がある。
用することにより中央処置装置と主記憶中の割込
み退避領域との間の割込みレベル情報退避回数を
減少でき、かつシステムで持ちうる優先レベルの
数がレジスタセツトの数で制限されないという効
果がある。
第１図は本発明の一実施例を示す図、第２図は
本発明の動作の時間の経過と割込み要求による走
行レベルの変化を示す図および第３図ａ〜ｅは第
２図の各場合における割込みレベルレジスタセツ
トの使用状況を示す図である。 第１図から第３図において、１……中央処理装
置、２……割込みレベルレジスタセツト、３……
割込みレベルレジスタセツト、４……割込みレベ
ルレジスタセツト選択レジスタ、５……デコー
ダ、６……レジスタセツト選択信号、７……主記
憶装置、８……割込みレベルl2の割込み退避領
域、９……割込みレベルl1の割込み退避領域、１
０……割込みレベルl0の割込み退避領域、１１…
…バス、１２……優先割込み判定回路、１３……
割込みレベルl1に対する割込み要求信号線、１４
……割込みレベルl2に対する割込み要求信号線。
本発明の動作の時間の経過と割込み要求による走
行レベルの変化を示す図および第３図ａ〜ｅは第
２図の各場合における割込みレベルレジスタセツ
トの使用状況を示す図である。 第１図から第３図において、１……中央処理装
置、２……割込みレベルレジスタセツト、３……
割込みレベルレジスタセツト、４……割込みレベ
ルレジスタセツト選択レジスタ、５……デコー
ダ、６……レジスタセツト選択信号、７……主記
憶装置、８……割込みレベルl2の割込み退避領
域、９……割込みレベルl1の割込み退避領域、１
０……割込みレベルl0の割込み退避領域、１１…
…バス、１２……優先割込み判定回路、１３……
割込みレベルl1に対する割込み要求信号線、１４
……割込みレベルl2に対する割込み要求信号線。
Claims (1)
- 【特許請求の範囲】 １ 予め定められた数の割込み退避領域を有する
主記憶手段と、 前記割込退避領域の数より少ない複数の割込み
レベル情報を格納するための複数の格納手段と、 実行中の処理より優先して処理されるべき優先
割込み発生時であつて前記複数の格納手段の全て
が使用中であるとき最も古く格納された割込みレ
ベル情報を格納した前記格納手段の内容を前記主
記憶手段の対応する割込み退避領域に格納させこ
の格納手段を未使用状態にさせる割込みレベル情
報退避手段と、 前記優先割込み発生時に受付けられた割込みの
割込みレベル情報を前記複数の格納手段のうちの
未使用の格納手段に格納させ前記優先した処理を
実行させる制御手段と、 前記優先した処理の実行終了後に前記複数の格
納手段のうち前記優先割込みにより実行を中断さ
れた割込みレベルに対応する前記格納手段を選択
して処理を再開させる手段とを含むことを特徴と
する高速レベル切替装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13218478A JPS5559555A (en) | 1978-10-27 | 1978-10-27 | High-speed level switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13218478A JPS5559555A (en) | 1978-10-27 | 1978-10-27 | High-speed level switching device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5559555A JPS5559555A (en) | 1980-05-06 |
| JPS6148743B2 true JPS6148743B2 (ja) | 1986-10-25 |
Family
ID=15075344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13218478A Granted JPS5559555A (en) | 1978-10-27 | 1978-10-27 | High-speed level switching device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5559555A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57161934A (en) * | 1981-03-30 | 1982-10-05 | Fujitsu Ltd | Microprogram controlling system |
| JPS5814253A (ja) * | 1981-07-17 | 1983-01-27 | Nec Corp | 中央処理装置の割込方式 |
| JPS62267835A (ja) * | 1986-05-15 | 1987-11-20 | Fujitsu Ltd | 物理ブロツク割当て制御方式 |
| JPS6352240A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | デ−タ処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966041A (ja) * | 1972-10-27 | 1974-06-26 |
-
1978
- 1978-10-27 JP JP13218478A patent/JPS5559555A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966041A (ja) * | 1972-10-27 | 1974-06-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5559555A (en) | 1980-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553487B1 (en) | Device and method for performing high-speed low overhead context switch | |
| US4181938A (en) | Processor device | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| US6700582B2 (en) | Method and system for buffer management | |
| EP0055623B1 (en) | Direct memory-access mode for a high-speed memory system | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JPS6148743B2 (ja) | ||
| US6938118B1 (en) | Controlling access to a primary memory | |
| JPS6336023B2 (ja) | ||
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JPS6227413B2 (ja) | ||
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPS59176848A (ja) | 先行制御方式 | |
| JPS5939766B2 (ja) | マルチプレクサチャネル装置 | |
| JPH0347536B2 (ja) | ||
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| JPH08123725A (ja) | ライトバック式キャッシュシステム | |
| JPS6149695B2 (ja) | ||
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 | |
| JPS60215250A (ja) | デ−タ処理装置 |