JPS5814253A - 中央処理装置の割込方式 - Google Patents
中央処理装置の割込方式Info
- Publication number
- JPS5814253A JPS5814253A JP11196781A JP11196781A JPS5814253A JP S5814253 A JPS5814253 A JP S5814253A JP 11196781 A JP11196781 A JP 11196781A JP 11196781 A JP11196781 A JP 11196781A JP S5814253 A JPS5814253 A JP S5814253A
- Authority
- JP
- Japan
- Prior art keywords
- register
- group
- interruption
- register group
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、中央処理装置の割込方式、ＩｆＩ＃に、中央
処理装置のレジスタ群社格納されている。レジスタ情報
を割込時に待避復帰させるための中央処理装置の割込方
式（関する。
処理装置のレジスタ群社格納されている。レジスタ情報
を割込時に待避復帰させるための中央処理装置の割込方
式（関する。
従来の中央処理装置の割込方式は１割込発生時に％レジ
スタ情報の待避復帰を行う場合、ソフトウェア又はファ
ームウェアのコントロールによって主記憶部へ各レジス
タの内容を待避させたシ復帰させたプして、そのレジス
タ群に格納されているレジスタ情報の待避復帰の処理を
行うていた。
スタ情報の待避復帰を行う場合、ソフトウェア又はファ
ームウェアのコントロールによって主記憶部へ各レジス
タの内容を待避させたシ復帰させたプして、そのレジス
タ群に格納されているレジスタ情報の待避復帰の処理を
行うていた。
しかしながら、このような中央処理装置の割込方式は主
記憶部との間でレジスタ情報の待避復帰を行なうので処
理に時間がかかるという欠点があった。
記憶部との間でレジスタ情報の待避復帰を行なうので処
理に時間がかかるという欠点があった。
このため、この処理に時間がかかるという欠点を是正す
るためく、従来の中央処理装置の割込方式は、あらかじ
め複数組のレジスタ群を中央処理装置内に持ち、このレ
ジスタ群を割込発生時に切り換えてレジスタ情報の使用
をし主記憶部にはレジスタ情報の待避復帰を行擾わない
ようにしていた。
るためく、従来の中央処理装置の割込方式は、あらかじ
め複数組のレジスタ群を中央処理装置内に持ち、このレ
ジスタ群を割込発生時に切り換えてレジスタ情報の使用
をし主記憶部にはレジスタ情報の待避復帰を行擾わない
ようにしていた。
しかし表から、このよう☆中央処理装置の割込方式は、
レジスターの組数を少なくすれば、同時に処理すること
のでき゛る処理つ数が、少壜くなるため、許容する割込
の数と同じ組数のレジスタ群を設けなければならずレジ
スタ群の組数が多くなシ、中央処理装置が大きくなると
いう欠点があうた。
レジスターの組数を少なくすれば、同時に処理すること
のでき゛る処理つ数が、少壜くなるため、許容する割込
の数と同じ組数のレジスタ群を設けなければならずレジ
スタ群の組数が多くなシ、中央処理装置が大きくなると
いう欠点があうた。
すなわち、従来の中央処理装置の割込方式は。
処理時間がかかった夛、ハードウェア量が増大するとい
う欠点があった。
う欠点があった。
本発明の目的は処理時間を短縮しハードウェア量の増大
が抑制できる中央処理装置の割込方式を提供することに
ある。
が抑制できる中央処理装置の割込方式を提供することに
ある。
すなわち１本発明の目的Ｆｉ、キヤ、シ、方式の複数個
のレジスタ群を持つことによ夕頻繁に行われる処理に対
応するレジスタ情報が中央処理装置内に残る確率を多く
シ、数少ないレジスタ群でレジスタの情報を切ｐ換えて
使用することを高速に行わせることができる中央処理装
置の割込方式を提供することＫある。
のレジスタ群を持つことによ夕頻繁に行われる処理に対
応するレジスタ情報が中央処理装置内に残る確率を多く
シ、数少ないレジスタ群でレジスタの情報を切ｐ換えて
使用することを高速に行わせることができる中央処理装
置の割込方式を提供することＫある。
すなわち１本発明の目的は、中央処理装置内に各レジス
タを複数個持ち割込みがあった場合その割込の処理Ｋｒ
！Ａするレジスタ群が中央処理装置内にある場合は、そ
のレジスタ群を現用レジスタ群とし１割込以前に使用し
ていたレジスタ群を待避レジスタ群として割込の処理を
行い、中央処理装置内に無かりた場合祉複数個のレジス
タ群の中から最も早い時期に現用でなく表つたレジスタ
情報を主記憶部へ待避させ、そのレジスタ情報を格納し
ていた。レジスタ群へ主記憶部から割込みに対応する。
タを複数個持ち割込みがあった場合その割込の処理Ｋｒ
！Ａするレジスタ群が中央処理装置内にある場合は、そ
のレジスタ群を現用レジスタ群とし１割込以前に使用し
ていたレジスタ群を待避レジスタ群として割込の処理を
行い、中央処理装置内に無かりた場合祉複数個のレジス
タ群の中から最も早い時期に現用でなく表つたレジスタ
情報を主記憶部へ待避させ、そのレジスタ情報を格納し
ていた。レジスタ群へ主記憶部から割込みに対応する。
以前に待避されていたレジスタ情報を復帰させそれを現
用レジスタ群として割込処理を行わせる中央処理装置の
割込処理方式を提供することにある。
用レジスタ群として割込処理を行わせる中央処理装置の
割込処理方式を提供することにある。
本発明の中央処理装置の割込方式は、それぞれレジスタ
情報を格納し割込発生時に切り換えて使用されるＮ（Ｎ
≧２）組のレジスタ群とＮ個を越える割込の発生時忙前
記レジスタ群の一つに格納されていたレジスタ情報を記
憶し割込数がＮ値以下にな５九ときに記憶していたレジ
スタ情報を前記レジスタ群の一つに復帰させて格納させ
る主記憶部とを含んで構成される。
情報を格納し割込発生時に切り換えて使用されるＮ（Ｎ
≧２）組のレジスタ群とＮ個を越える割込の発生時忙前
記レジスタ群の一つに格納されていたレジスタ情報を記
憶し割込数がＮ値以下にな５九ときに記憶していたレジ
スタ情報を前記レジスタ群の一つに復帰させて格納させ
る主記憶部とを含んで構成される。
すなわち１本発明の中央処理装置の割込方式は。
複数個のキャッジ、方式のレジスタ群を持って構成され
る。
る。
次に１本発明の実施例について１図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例を示すプロ、り図で。
中央処理装置ｌの中に現用レジスタ群２と待避レジスタ
群３を持っている。
群３を持っている。
中央処理装置ＩＫ”Ｔｈいて現用レジスタ群２を使用し
て、ある処理を実行中であるとする。そこへ周辺制御部
５かもパス６を介して割込要求があ島中央処理装置ｌが
、その割込処理を行う場合１割込処理に必ｌ！なレジス
タ情報を格納したレジスタ群が待避レジスタ群３にある
かどうかの確認を行い、あった場合は、そＯレジスタ群
を現用レジスタ群２と切〕換えて使用する。この場合も
との現用レジスタ群２は待避レジスタ群３の一部と１ｋ
ｚ。
て、ある処理を実行中であるとする。そこへ周辺制御部
５かもパス６を介して割込要求があ島中央処理装置ｌが
、その割込処理を行う場合１割込処理に必ｌ！なレジス
タ情報を格納したレジスタ群が待避レジスタ群３にある
かどうかの確認を行い、あった場合は、そＯレジスタ群
を現用レジスタ群２と切〕換えて使用する。この場合も
との現用レジスタ群２は待避レジスタ群３の一部と１ｋ
ｚ。
また、鍍轟するレジスタ群が待避レジスタ群３の中に無
かり象場合は、待避レジスタ群３の中で最も早一時期に
現用レジスタ群２から待避レジスタ群３になうた内容を
主記憶部番へ待避させ、主記憶部４へあらかじめ待避さ
せである割込処理に関するレジスタ情報を今、待避の行
われた待避レジスタ群３へ復帰させ、それを現用レジス
タ群２へ切夛換え、それ以前の現用レジスタ群２を待避
レジスタ群３の一部とする。
かり象場合は、待避レジスタ群３の中で最も早一時期に
現用レジスタ群２から待避レジスタ群３になうた内容を
主記憶部番へ待避させ、主記憶部４へあらかじめ待避さ
せである割込処理に関するレジスタ情報を今、待避の行
われた待避レジスタ群３へ復帰させ、それを現用レジス
タ群２へ切夛換え、それ以前の現用レジスタ群２を待避
レジスタ群３の一部とする。
このことによタ、頻繁に処理の行われる割込処理に使用
されるレジスタ情報が、中央処理装置内に存在する確率
が高（な）１割込処理にかかる時間が短縮される。
されるレジスタ情報が、中央処理装置内に存在する確率
が高（な）１割込処理にかかる時間が短縮される。
本発明の中央処理装置の割込方式はレジスタ群Ｎｍ（！
’Ｑ２）有し割込がＮ値以下のとき社レジスタ群を切換
使用し割込がＮ個を越えるときに主記憶部にレジスタ情
報の待避を行なわせることＫよ）、レジスタ群の増大を
抑制して処理時間を短縮できるという効果がある。
’Ｑ２）有し割込がＮ値以下のとき社レジスタ群を切換
使用し割込がＮ個を越えるときに主記憶部にレジスタ情
報の待避を行なわせることＫよ）、レジスタ群の増大を
抑制して処理時間を短縮できるという効果がある。
第１ａｄ本発明の一実施例を示すプロ、り図である。
ｌ・・・・・・中央処理装置、２・・・・・・現用レジ
スタ群。 ３・・・・・・待避レジスタ群、４・・・・・・主記憶
部、５・・・・・・′ｍ ］ 口
スタ群。 ３・・・・・・待避レジスタ群、４・・・・・・主記憶
部、５・・・・・・′ｍ ］ 口
Claims (1)
- それヤれレジスタ情報を格納し割込発生時に切り換えて
使用されるＮＣＮｋ２）組のレジスタ群と、Ｎ個を越え
る割込の発生時に前記レジスタ群の一つに格納されてい
たレジスタ情報を記憶し割込数がＮ個以下になったとき
に記憶していたレジスタ情報を前記レジスタ群の一つｋ
１１帰させて格納させる主記憶部とを含むことを特徴と
する中央処理装置の割込方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11196781A JPS5814253A (ja) | 1981-07-17 | 1981-07-17 | 中央処理装置の割込方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11196781A JPS5814253A (ja) | 1981-07-17 | 1981-07-17 | 中央処理装置の割込方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5814253A true JPS5814253A (ja) | 1983-01-27 |
Family
ID=14574623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11196781A Pending JPS5814253A (ja) | 1981-07-17 | 1981-07-17 | 中央処理装置の割込方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5814253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61163976A (ja) * | 1985-01-17 | 1986-07-24 | Nippon Futsukaa Kk | 金粉塗料 |
| JPS62286128A (ja) * | 1986-05-16 | 1987-12-12 | インテル・コ−ポレ−シヨン | データプロセッサ |
| JPS63163539A (ja) * | 1986-12-24 | 1988-07-07 | Nec Corp | 情報処理装置の高速化方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559555A (en) * | 1978-10-27 | 1980-05-06 | Nec Corp | High-speed level switching device |
-
1981
- 1981-07-17 JP JP11196781A patent/JPS5814253A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559555A (en) * | 1978-10-27 | 1980-05-06 | Nec Corp | High-speed level switching device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61163976A (ja) * | 1985-01-17 | 1986-07-24 | Nippon Futsukaa Kk | 金粉塗料 |
| JPS62286128A (ja) * | 1986-05-16 | 1987-12-12 | インテル・コ−ポレ−シヨン | データプロセッサ |
| JPS63163539A (ja) * | 1986-12-24 | 1988-07-07 | Nec Corp | 情報処理装置の高速化方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010070469A (ko) | 고속의 낮은 오버헤드 콘텍스트 스위치를 실행하는디바이스 및 방법 | |
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| JPS5814253A (ja) | 中央処理装置の割込方式 | |
| US5134698A (en) | Data processing system having a storage controller for transferring an arbitrary amount of data at an arbitrary address boundary between storages | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| JPH0245207B2 (ja) | ||
| JP2985244B2 (ja) | 情報処理装置 | |
| JPS59146344A (ja) | 仮想スタツク先行制御方式 | |
| JPH04557A (ja) | ベクトルプロセッサ | |
| JPH0210436A (ja) | セーブ処理方式 | |
| JPS58105362A (ja) | デ−タ転送制御方式 | |
| JPS6231456A (ja) | 仮想記憶のスワツピング方式 | |
| JPS6069751A (ja) | 演算用レジスタのメモリ化制御方式 | |
| JPS6243737A (ja) | 割り込み制御方式 | |
| JPS6222149A (ja) | プロセス切り換え方式 | |
| JPH01233628A (ja) | メモリアドレス変換制御回路 | |
| JPS6299827A (ja) | バツフア制御方式 | |
| JPH0997185A (ja) | 情報処理装置およびその方法 | |
| JPH0248749A (ja) | バッファ記憶制御装置 | |
| JPH04293159A (ja) | ベクトルデータ処理装置 | |
| JPS63141135A (ja) | 仮想計算機システム | |
| JPH03250334A (ja) | データ処理装置 | |
| JPS58142451A (ja) | 割込制御方式 | |
| JPS6057570A (ja) | デ−タ蓄積装置 | |
| JPH0228840A (ja) | 情報処理装置 |