JPS63219042A - プログラムデバツグ装置 - Google Patents

プログラムデバツグ装置

Info

Publication number
JPS63219042A
JPS63219042A JP62053464A JP5346487A JPS63219042A JP S63219042 A JPS63219042 A JP S63219042A JP 62053464 A JP62053464 A JP 62053464A JP 5346487 A JP5346487 A JP 5346487A JP S63219042 A JPS63219042 A JP S63219042A
Authority
JP
Japan
Prior art keywords
message
program
user program
host machine
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62053464A
Other languages
English (en)
Inventor
Tadashi Matsuzaki
松崎 正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62053464A priority Critical patent/JPS63219042A/ja
Publication of JPS63219042A publication Critical patent/JPS63219042A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、論理装置内のユーザプログラムをリアルタ
イムでデバッグするプログラムデバッグ装置に関するも
のである。
[従来の技術] 第3図は従来のプログラムデバッグ装置を示すブロック
図である。図において、■はデバッグが行われる論理装
置としてのターゲットで、中央処理装置(CPU)、読
取り専用メモリ(ROM)、ランダムアクセスメモリ(
RAM)等のメモリ、入出力装置(I 10)等を搭載
しており、前記メモリ中には被デバッグプログラムであ
るユーザプログラム、及び自分自身をデバッグするため
のデバッ、グプログラムが含まれている。また、2は例
えば、通常のパーソナルコンピュータ等によるホストマ
シンであり、3はこれらターゲットIとホストマシン2
とを結ぶ通信回線としてのR5232C回線である。
次に動作について説明する。ここで第4図はそのデバッ
グ操作を示す動作説明図、第5図はユーザプログラムと
デバッグプログラムの移行を示すタイミング図である。
今、ホストマシン2に、デバッグ用の命令、例えば「タ
ーゲット1のメモリの所定の番地の内容のリード」が入
力されると、第4図に示すようにホストマシン2はその
命令を、ターゲットlのデバッグプログラムが判読でき
る形にメツセージ化して送信する。このメツセージはR
5232C回線3によってターゲット1へ送られる。タ
ーゲットlでは、このメツセージの送信が始まると、第
5図に示すように、ユーザプログラムからデバッグプロ
グラムへ移行してこのメツセージの受信を実行する。受
信完了次第、メツセージをデコードするルーチンを起動
し、メツセージのデコードを行い、引き続いてそのメツ
セージの内容に応じて、命令処理ルーチンが起動、実行
される。即ち、メモリリードのルーチンが起動されて、
メモリの指定された番地の内容が読み取られる。ターゲ
ットlはこのメモリリードの結果をホストマシン2に返
送してデバッグプログラムからユーザプログラムへ移行
する。ホストマシン2は前記メツセージの送信後は、第
4図に示す如(ターゲットlからの実行結果の返送を待
っており、R5232C回線3を介してメモリリードの
結果が返送されてくると、これを受信して表示する。
ここで、ユーザプログラムが1つのタスクで、一定期間
毎に発生する実行要求によって起動され、ユーザプログ
ラムの終了と次の実行要求との間にアイドル時間が存在
し、さらに実行要求発生後、即それを実行する必要があ
るリアルタイイム性の高いユーザプログラムにおいて、
そのデバッグを実行しようとする場合、デバッグプログ
ラムの実行は前記アイドル時間内に限定される。第6図
はそのような場合のユーザプログラムとデバッグプログ
ラムの移行を示すタイミング図である。ホストマシーン
2からターゲットlへのメツセージはターゲット1にお
けるユーザプログラムのアイドル時間にR5232C回
線3を介して転送され、このメツセージのデコード、命
令処理ルーチンの実行等は、次のアイドル時間、さらに
はその次のアイドル時間に逐次処理されてゆく。ここで
、データをR5232C回線3によって転送する場合、
ユーザプログラムの実行要求によって途中でブレークさ
れると送信を中止してしまうため、再度やりなおす必要
が生じる。
[発明が解決しようとする問題点コ 従来のプログラムデバッグ装置は以上のように構成され
ているので、ホストマシーン2からターゲット1へのメ
ツセージ転送が終了しないうちに、ユーザプログラムの
実行要求が発生した場合、転送処理を再度やりなおす必
要が生じ、従って、送信データの量が条虫にあって、転
送中にユーザプロ・ダラムの実行要求が何度も入ってく
るような場合には、いつまでもその送信データの転送が
できず、デバッグプログラムの実行が不可能になるとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ユーザプログラムの実行中にそのアイドル時
間を利用してプログラムデバッグを行うことができ、し
かもそのユーザプログラムに何等の影響も与えることの
ないプログラムデバッグ装置を得ることを目的とする。
し問題点を解決するための手段] この発明に係るプログラムデバッグ装置は、ターゲット
とホストマシンとの間を結ぶ通信回線として、受信側が
受信可能になるまで送信状態がホールドできるゼネラル
・パーパス・インタフェース・バス(以下、GPIBと
いう)回線を用い、ユーザプログラムのアイドル時間を
利用してデバッグプログラムを実行し、ユーザプログラ
ムの実行要求が発生した場合には、いつでもデバッグプ
ログラムの実行を中断してユーザプログラムを優先実行
するようにしたものである。
[作用] この発明におけるプログラムデバッグ装置は、通信回線
にGPIB回線を用いることで、送信データの転送中に
ユーザプログラムの実行要求が生じた場合には、送信状
態をホールドしてその送信データの転送を一旦中断し、
ユーザプログラムが終了して次の実行要求が発生するま
でのアイドル時間になってターゲットが受信可能になる
と、中断していた送信データの転送を再開し、ターゲッ
トのデバッグを実行する。
[実施例] 以下、この発明の一実施例を図について説明する。第1
図において、l及び2は第3図に同一符号を付した従来
のそれらと同等のターゲット、及びホストマシンである
ため、詳細な説明は省略する。また、4はこのターゲッ
ト1とホストマシン2とを結ぶGPIB回線であり、送
信側がデータを送っても受信側がデータを受信する体制
になげれば、受信側が受信可能になるまでいつまでも送
信状態をホールドできるようになっている。
次に動作について説明する。ここで、第2図はユーザプ
ログラムとデバッグプログラムの移行を示すタイミング
図である。今、ホストマシン2で発行されたデバッグ命
令に対して、前記GPIB回線4を介してターゲットl
ヘメッセージを送信すると、このメツセージはユーザプ
ログラムのアイドル時間にて受信される。ここで、この
メツセージの転送が完了しないうちに、ユーザプログラ
ムの次の実行要求が発生すると、ターゲット1は前記メ
ツセージの受信を中断してユーザプログラムに移行する
。ここで、このメツセージの転送はCPIB回線4を用
いているため、一時中断はされるが中止されることはな
い。従って、第2図に示すように、前記ユーザプログラ
ムの処理が終了してアイドル時間となると、一時中断さ
れていたメツセージの転送が再開される。このように途
中で中断されつつも、メツセージの受信が終了すると、
ターゲット1はメツセージのデコード、命令処理ルーチ
ンの実行等を順次処理してゆく。この場合も第2図の如
く、途中でユーザプログラムの実行要求が発生すると、
その処理を中断してユーザプログラムの処理を優先させ
る。命令処理ルーチンの実行の結果はGPIB回線4を
介してターゲットlよりホストマシン2へ返送される。
この場合も、途中でユーザプログラムの実行要求が発生
すると転送を一時中断し、アイドル時間になると転送を
再開し、その繰り返しによってユーザプログラムに何等
の支障を与えることなくホストマシン2へ返送される。
ホストマシン2ではこの返送されてきた結果の受信内容
を表示する。
[発明の効果j 以上のように、この発明によればターゲットとホストマ
シンとを接続する通信回線として受信側が受信可能にな
るまで送信状態がホールドできるGPIB回線を用い、
ホストマシンより送られてくるメツセージの受信、その
メツセージのデコード、命令処理ルーチンの実行、さら
には実行結果のホストマシンへの返送等をユーザプログ
ラムのアイドル時間を利用して実行するように構成した
ので、実行中のリアルタイム性の高いユーザプログラム
に何等の影響も与えることなく、ユーザプログラムのデ
バッグを行うことが可能となる効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例によるプログラムデバッグ
装置を示すブロック図、第2図はそのユーザプログラム
とデバッグプログラムの移行を示すタイミング図、第3
図は従来のプログラムデバッグ装置を示すブロック図、
第4図はそのデバッグ操作を示す動作説明図、第5図及
び第6図はそのユーザプログラムとデバッグプログラム
の移行を示すタイミング図である。 lは論理装置(ターゲット)、2はホストマシン、4は
GPIB回線。 なお、図中、同一符号は同一、又は相当部分を示す。 第4図

Claims (1)

    【特許請求の範囲】
  1. デバッグされる論理装置とホストマシンとを通信回線で
    接続し、前記ホストマシンよりのメッセージによって前
    記論理装置の被デバッグプログラムのデバッグを行うプ
    ログラムデバッグ装置において、前記通信回線として受
    信側が受信可能になるまで送信状態がホールドできるゼ
    ネラル・パーパス・インタフェース・バス回線を用い、
    前記論理装置は、前記ゼネラル・パーパス・インタフェ
    ース・バス回線を介して前記ホストマシンより送られて
    くるメッセージを、実行中の前記被デバッグプログラム
    のアイドル時間を利用して受信し、所定の処理を前記被
    デバッグプログラムのアイドル時間を利用して実行し、
    その結果を前記被デバッグプログラムのアイドル時間を
    利用して前記ホストマシンへ返送することを特徴とする
    プログラムデバッグ装置。
JP62053464A 1987-03-09 1987-03-09 プログラムデバツグ装置 Pending JPS63219042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62053464A JPS63219042A (ja) 1987-03-09 1987-03-09 プログラムデバツグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62053464A JPS63219042A (ja) 1987-03-09 1987-03-09 プログラムデバツグ装置

Publications (1)

Publication Number Publication Date
JPS63219042A true JPS63219042A (ja) 1988-09-12

Family

ID=12943582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62053464A Pending JPS63219042A (ja) 1987-03-09 1987-03-09 プログラムデバツグ装置

Country Status (1)

Country Link
JP (1) JPS63219042A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152349A (ja) * 1988-12-02 1990-06-12 Matsushita Electric Ind Co Ltd 通信制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61217840A (ja) * 1985-03-25 1986-09-27 Teijin Ltd 組込みマイクロコンピユ−タの開発装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61217840A (ja) * 1985-03-25 1986-09-27 Teijin Ltd 組込みマイクロコンピユ−タの開発装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152349A (ja) * 1988-12-02 1990-06-12 Matsushita Electric Ind Co Ltd 通信制御方法

Similar Documents

Publication Publication Date Title
JPH05250305A (ja) データ転送制御方式
JP2513417B2 (ja) 情報処理装置
JPS63219042A (ja) プログラムデバツグ装置
JPS5833970B2 (ja) プロセッサ間通信方式
JPH0588933A (ja) デバツグ機能を有する並列処理システム
JPH1165623A (ja) プログラマブルコントローラ
JP3611166B2 (ja) データ処理方法および装置
CN114500052B (zh) 一种基于事件驱动的高效数据加密转发方法及装置
EP0614148A1 (en) Data processing apparatus
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
KR100243814B1 (ko) 에물레이터를 이용한 프로토콜 시뮬레이터
JPS62290953A (ja) デ−タ受信処理方式
JP3074722B2 (ja) Icカードの通信システム
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPS58142465A (ja) デ−タ転送・処理装置
JPH05197691A (ja) プロセッサ・バスマスタ間通信回路
JPH0375832A (ja) 仮想計算機制御方式
JPH01271847A (ja) プログラムデバッグ方式
JPH07113902B2 (ja) 並列処理デバッグ制御方法
JPS63149753A (ja) デ−タ処理装置
JPS61281337A (ja) 処理装置間の情報伝達方式
JPS61128351A (ja) 通信システム
JPH1083316A (ja) マルチcpuシステム
JPH02133849A (ja) 受信データ転送処理方式
JPH077954B2 (ja) 制御装置