JPS61148538A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は自由にデータを読み書き可能なメモリ領域内に
スタックメモリ領域を設定し、スタックポインタにより
、該スタックメモリ領域をアクセスする手段を備えた演
算処理装置に関するものである。

［従来技術］ 一般のランダムアクセスメモリ（ＲＡＭ）　内にスタッ
クメモリ領域を設定し、スタックポインタによりスタッ
クメモリ領域を指定するスタック機能を有する演算処理
装置が小型機の分野にも多く登場してきている。これら
の装置においては、スタックメモリへの書込み命令であ
るＰＵＳＨ命令を行なうことによりスタックポインタを
１つデクリメントし、読出し命令であるＰｏＰ命令を行
なうことによりスタックポインタを１つインクリメント
し、ＲＡＭ内のこのスタックポインタで指示するアドレ
スにデータを読み／書きしていた。

通常スタック領域はタスクチェンジや各種バートイニア
からの割込み処理に大量に消費されるため、かなり大量
にその領域を確保し、その領域がオーバーフローを起こ
さないよう予め十分に配慮する必要があった０通常スタ
ック領域はＲＡＭのアドレスの最後の（最もアドレス値
の大きな）領域に設定されることが多く、この場合には
スタックポインタの初期値とし゛てＲＡＭの最大（ｌｊ
ｔ高）位のアドレス値がセットされる。そしてＰＵＳＨ
命令の実行毎に順次デクリメントされていくことになる
１、このためＰＵＳＨ命令が多用されるとスタックポイ
ンタの値は順次デクリメントされ、予め設定したスタッ
ク領域を超えてＲＡＭの一般使用の領域にまでスタック
領域が拡大してしまい、この領域に制御プログラムが格
納されている場合など、この制御プログラムが破壊され
てしまうことがあり、プログラムの暴走や、誤動作を誘
発することがあった。

このため、この様な事態を避けるため、スタック機能を
必要以上に大量に確保しなければならないという欠点が
あった。

［目的］ 本発明は上述の従来技術の欠点を除去することを目的と
し、スタックポインタによるメモリ内のスタックメモリ
領域外のアクセスによる他のメモリ領域の破壊を防止す
ると共に、適切な対処を行なうことができる演算処理装
置を提供する所にある。

［″Ａ施例］ 以下本発明の一実施例を図面に従って説明する。

第１図は本発明の一実施例である演算処理装置の機能ブ
ロック図であり、図中１は汎用レジスタ、２はスタック
ポインタ、３は全体の制御を司る制御回路、５は命令語
の記憶位置を記憶するプログラムカウンタ、６は命令レ
ジスタ、７は命令レジスタ６の命令の解析を行なう命令
デコーダ、８はメモリアドレスレジスタ、９はメモリデ
ータレジスタ、１３はメモリ制御回路、１４はｖｋ述す
る第２図に示す制御手順等が記憶されていると共に、演
算処理装置での処理において発生するデータを一時記憶
するメモリ、１６は割込制御回路であり、メモリ制御回
路１３中には本実施例のメモリの実際にアクセス可能な
物理アドレス領域を設定したメモリ実装アドレス設定部
１３ａがあり、アクセス可能な物理アドレス領域外のア
クセス指示のあった時にはエラー信号１２を出力する。

またメモリ１４中にはスタックポインタ２で指定される
スタック領域１４ａが設けられている。ここでｌＯは内
部バス、１１は制御回路３よりの制御信号、１２はメモ
リ制御回路１３内のメモリ実装アドレス設定部１３より
のメモリアクセスエラー信号を示す。

本実施例のスタックポインタ２はスタック領域１４ａへ
の書込み（格納）命令であるＰＵＳＨ命令を１口実行毎
に１つインクリメントするべく制御回路３より制御信号
１１によりインクリメント信号が出力され、スタック領
域１４ａよりの読出し命令であるＰｏＰ命令を１口実行
する時に１つデクリメントするよう制御回路３より制御
信号１１よりデクリメント信号が出力される。

次に以上の如く構成された本実施例のスタック領域アク
セス動作を第２図に示すフローチャートを参照して説明
する。

ここではメモリ１４のプログラム領域の°°Ｌ′′番地
にスタックポインタ２に“”Ｓ１０００”をストアする
命令である“ＬＤ　　Ｓ１Ｏ００，ＳＰ”が’Ｌ＋ｎ”
番地にＰＵＳＨ命令である°’ＰＵＳＨＲＧ”が格納さ
れているものとする。

メモリ１４内に格納されたプログラムに従い各種処理を
実行する場合に、まずＳｌでプログラムカウンタ５の値
をメモリアドレスレジスタ８にセットし、しかる後、Ｓ
２に示す様に制御回路３によって自動的にプログラムカ
ウンタ５はインクリメントされる。そして制御回路３は
同時に８３でメモリ制御回路１３に対してメモリ読出し
起動信号を出力する。読出し起動を受けたメモリ制御回
路１３はＳ４でメモリ１４のメモリアドレスレジスタ８
で指示されるアドレスよりデータを読出し、メモリデー
タレジスタ９にセットする。制御回路３は２の値を同時
に命令レジスタ６にセットし、続＜３５でこの読出しデ
ータの解析を行なう、命令解析の結果スタック操作命令
でない時にはＳ６より５７に進み、スタックポインタ操
作命令か否かも調べる。スタックポインタ２の操作命令
でない場合にはＳ９で解析された命令に従った処理を実
行し、処理終了後Ｓ１に戻る。ここで再びメモリ１４よ
り次のデータを読出す必要のある場合には５１〜Ｓ３の
処理を実行し、メモリデータレジスタ９にセットされた
データを処理データとする。

Ｓ７でスタックポインタ操作命令であった場合にはＳ８
に進み、命令に従いスタックポインタの操作を実行する
。ここで例えばメモリ１４の°°Ｌ′”番地の命令の実
行である場合には命令は“ＬＤ　　Ｓ１０００．ＳＰ”
でありスタックポインタ２に“Ｌ　＋　１　”番地に格
納されている°゛＃１ｏ　ｏ　ｏ　”を格納する命令で
あるため、メモリ１４より読み出され、メモリデータレ
ジスタ９にセットされている“Ｓ１０００”をスタック
ポインタ２に格納する。このデータの授受は内部バス１
０を介して行なわれる。

一方命令の解析の結果、スタック操作命令の場合にはＳ
６より３１０に進み、ＰＵＳＨ命令か否かを調べる。こ
こでＰＵＳＨ命令でなくＰＯＰ命令である場合にはＳ１
０よりＳｌｌに進み、スタックポインタ２を１つデクリ
メントし、５１２でスタックポインタ２の値を内部バス
ｌＯを介してメモリアドレスレジスタ８にセットする。

そして続くＳ１３でメモリ制御回路１３はメモリ１４中
のスタック領域１４ａのメモリアドレスレジスタ８で指
示されたアドレス即ちスタックポインタ２で指示された
アドレスよりデータを読出し、メモリデータレジスタ９
にセットする。そしてメモリデータレジスタ９にセット
されたデータは内部バスを介して汎用レジスタ１にセッ
トされることになる。そしてその後、Ｓｌに戻り、次の
命令の実行を行なう。

ＳＩＯでＰＵＳＨ命令である場合には５１０よりＳ１５
に進み、スタックポインタ２の値をメモリアドレスレジ
スタ８にセットし、汎用レジスタ１の値をメモリデータ
レジスタ９にセットする。

そして続＜Ｓ１６でスタックポインタ２を１つインクリ
メントし、５１７で命令デコーダ７の指示で制御回路３
はメモリ制御回路１３にメモリアドレスレジスタ８のア
ドレス位置にメモリデータレジスタ９のデータを書き込
むことを指示する。メモリ制御回路１３はメモリアドレ
スレジスタ８で指示されたアドレスデータが、実際にメ
モリ１４に実装されている直接アクセス可能な物理アド
レス空間内のアドレスか否かを、メモリ実装アドレス設
定部１３ａで監視している。このメモリ実装アドレス設
定部１３ａは公知の方法でメモリ１４の実装物理アドレ
スを把握又は予め設定されており、指定されたアドレス
がこの実装物理アドレスに含まれているか否かを監視す
るこの機能は一般にバスエラー（メモリアクセスエラー
）検出回路と呼ばれている０本実施例においてはメモリ
１４を“Ｏ”番地より順次連続して割当てており、メモ
リ実装アドレス設定部１３ａはメモリ１４の最大実装ア
ドレス（Ｆ）のみを保持し、アドレス指定値が、この最
大実装アドレス値以上か否かを監視している。

３１ｇでアドレス値が物理アドレス空間の場合にはＳ１
９でメモリ１４指定されたアドレス即ちスタックポイン
タ２で指定されたスタック領域１４ａにメモリデータレ
ジスタ９の値を書き込み。

ＰＵＳＨ命令に対する処理を終了し、Ｓｌに戻り１次の
命令に対する処理を行なう。

Ｓ１８でアドレス値が物理アドレス空間にない時、例え
ばメモリ１４には“０″番地より“＃１ＯＦＦ”番地ま
での記憶容量があり、スタック領域１４ａを°”＃　ｌ
　Ｏ００°°番地より“＄＄１ＯＦＦ”ｆｆｉ地までと
するとき、スタックポインタ２の指示するアドレスを介
してスタック領域１４ａに順次ＰＵＳＨ命令によりデー
タが格納され、スタックポインタの値が＃１１００″と
なってしまい、かつその時にＰＵＳＨ命令が実行された
時にはメモリアドレスレジスタ８よりのアドレス値は“
’＃１１００”となり、物理アドレス空間をオーバージ
てしまう、この時にはＳ１８より５２０に進み、メモリ
制御回路１３中のメモリ実装アドレス設定部１３ａの設
定値（ｓｔｏＦＦ）をオーバーしたためメモリ制御回路
１３は制御回路３に対してエラー（メモリアクセスエラ
ー）信号１２を出力する。これを受けた制御回路３では
メモリ制御回路１３よりエラーステータスを受は取り、
エラー要因を判別する。この場合にはメモリアクセスエ
ラーであるため、続くＳ２２で割込制御回路１６にメモ
リアクセスエラーの割込発生要求を出力し、これを受け
た割込制御回路１６は３２３でプログラムカウンタ５の
値を予めメモリアクセスエラー発生時に設定すべく指定
された値に変更する。

そしてＳｌと同様に新たに５２３で指定された値をプロ
グラムカウンタ５はメモリ゛アドレスレジスタ８にセッ
トし、このプログラムカウンタ５で指定されたアドレス
より格納されている割込処理プログラムに従い、エラー
処理を実行する。ここではスタック領域の設定変更等を
行なう。

以上説明したように、ＰＵＳＨ命令でスタックポインタ
２をインクリメントし、ＰＯＰ命令でデクリメントし、
従来より存するバスエラー検出回路等を利用する事によ
り、特別のスタック領域のオーバーフローチェックをす
る必要がなく、プログラム領域を破壊する事もなく、簡
単な構成でオーバーフローに適切に対応したプログラム
が容易に作成できる事になる。

［効果］ 以上説明した様に本発明によれば、スタックポインタに
より指示されるメモリ内のスタック領域を超えて他のメ
モリ領域をスタック領域として書き換えてしまうことも
なくなり、スタック領域を必要以上に設定することもな
く効率よくメモリを使用することができると共に、指定
したスタック領域以上にスタックメモリ容量が必要にな
った場合においても自動的に適切な処理を行なえるよう
自動的にプログラム割込みを行なう演算処理装置が提供
できる。

【図面の簡単な説明】

第１図は本発明に係る一実施例のブロック図、 第２図は本実施例の動作フローチャートである。

Claims (2)

【特許請求の範囲】
1. （１）演算制御過程で自由にデータを読み書き可能なメ
   モリ領域内にスタックメモリ領域を設定し、スタックポ
   インタにより該スタックメモリ領域をアクセスする手段
   を備えた演算処理装置であつて、前記スタックポインタ
   による前記メモリ領域のアクセスがメモリ領域の物理ア
   ドレス空間領域内か否かを判別する判別手段と、該判別
   手段による判別が物理アドレス領域外アクセスであると
   きに前記スタックポインタ指定領域へのアクセスを中止
   し、現在実行中のプログラム処理より特定処理プログラ
   ムの処理を行なうべくプログラム割込を発生させる割込
   発生手段とを備えたことを特徴とする演算処理装置。
2. （２）スタックポインタはスタックメモリ領域へのデー
   タの書込み時にインクリメントされ、スタックメモリ領
   域よりのデータの読出し時にデクリメントされることを
   特徴とする特許請求の範囲第１項記載の演算処理装置。