JPH10240571A - アドレストレース回路 - Google Patents

Abstract

(57)【要約】 【課題】 保守のためのアドレストレース作業を容易に
すること。 【解決手段】 実行アドレスを指定してファームウェア
を実行する主プロセッサ３と、この主プロセッサ３が指
定する実行アドレスを記録するアドレストレースメモリ
９とを備える。また、アドレストレースメモリ９に、主
プロセッサ３とは独立して動作する診断用プロセッサ１
０を併設し、この診断用プロセッサ１０が、外部から入
力される命令に応じてアドレストレースメモリ９の書き
込みの許可及び禁止並びに当該アドレストレースメモリ
９に記録された実行アドレスの読み出しを制御するこ
と。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アドレストレース
回路に係り、特に、汎用コンピュータ等の大規模システ
ムにおいて、プロセッサが実行したファームウェアの実
行アドレスの履歴を記録するアドレストレース回路に関
する。

【０００２】

【従来の技術】この種のアドレストレース回路は、情報
処理装置の評価や障害の追求に利用される。図２に、特
開平５−３５５４８号公報に開示された従来例を示す。

【０００３】この図２において、プロセッサ５１は、ア
ドレスバス５７を介し、コントロールストレージ５４、
トレース条件設定用のメモリ５５、及びファームウェア
実行アドレスの履歴を記録するメモリ５６に接続されて
いる。また、トレース条件設定用のメモリ５５には、プ
ロセッサ５１の命令に応じて当該トレース条件を設定す
る制御回路５３が併設されている。また、実行アドレス
の履歴を記録するメモリ５６には、メモリ５５に設定さ
れたトレース条件に従ってメモリ５６へのアドレス情報
の記録を許可又は禁止する書込制御回路５２が併設され
ている。

【０００４】コントロールストレージ５４には、ファー
ムウェアが格納されており、プロセッサ５１は、アドレ
スバス５７から実行アドレスを指定してこのファームウ
ェアを逐次実行し各種の動作を実現する。プロセッサ５
１は、アドレストレースを行う前提として制御回路５３
を介しメモリ５５に予めトレース条件を設定する。トレ
ース条件としては、トレース開始アドレスとトレース終
了アドレスが設定され、また、詳細なトレース対象アド
レスと非対象アドレスが設定される。そして、プロセッ
サ５１が設定するファームウェアの実行アドレスがメモ
リ５５に設定されたトレース条件と合致する場合には、
メモリ５５から書込制御回路にその旨の信号が出力さ
れ、書込制御回路は、その間に限り、メモリ５６への実
行アドレスの書込を許可する。これにより、メモリ５６
には、設定された条件の範囲内でファームウェアの実行
アドレスの履歴がトレースされる。

【０００５】一般に、アドレストレース用のメモリ５６
では、限られた記憶領域に実行アドレスを追記してゆ
き、当該領域が一杯になると、再び初期の書き込みアド
レスにポインタを移動し、既に記録された実行アドレス
の履歴を上書きしてゆくようになっている。

【０００６】装置の保守員等は、外部からプロセッサ５
１に命令を入力し、プロセッサを通常のプロセス実行状
態からアドレストレースモードに切り替え上述のアドレ
ストレース動作を実行させる。目的のアドレス情報がト
レースされると、今度はプロセッサ５１をトレースした
アドレスの出力モードに切り替え、実行過程における障
害の有無や障害箇所の特定等を行っていた。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、アドレストレースを実行するためにプ
ロセッサの通常処理を中断させる必要があったため、プ
ロセッサのレジスタ状態等に変動を与え、障害発生の再
現性に影響を及ぼす不都合があった。また、プロセッサ
の通常処理を停止する必要があるため、金融システムや
ネットワークサービスホスト等への適用には問題があっ
た。

【０００８】また、トレース用のメモリ容量には限界が
あり、容量が一杯になるとそれまでにトレースした内容
が上書きされ参照できなくなってしまうため、メモリ容
量に制限された一定範囲内で実行されたアドレスしか解
析することができず、同一のメモリ容量ではより広い範
囲で実行アドレスの履歴をチェックすることができなか
った。アドレストレースを行うアドレスを個別に設定す
ることにより、障害追求に必要なアドレスを幅広く記録
できたとしても、その設定には多大な労力を伴い、実際
上困難であった。

【０００９】

【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に、保守のためのアドレストレース作業を
容易に行うことができるようにしたアドレストレース回
路を提供することを、その目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明では、実行アドレスを指定して
ファームウェアを実行する主プロセッサと、この主プロ
セッサが指定する実行アドレスを記録するアドレストレ
ースメモリとを備えたアドレストレース回路において、
アドレストレースメモリに、主プロセッサとは独立して
動作する診断用プロセッサを併設し、この診断用プロセ
ッサが、外部から入力される命令に応じてアドレストレ
ースメモリの書き込みの許可及び禁止並びに当該アドレ
ストレースメモリに記録された実行アドレスの読み出し
を制御する、という構成を採っている。

【００１１】本発明では、診断用プロセッサの制御によ
りアドレストレースメモリへの書き込み許可及び禁止が
制御され、当該アドレストレースメモリに主プロセッサ
が指定するファームウェアの実行アドレスが記録されて
ゆく。また、診断用プロセッサの制御によりアドレスト
レースメモリに記録された実行アドレスの読み出しが行
われる。このため、主プロセッサの動作とは無関係にア
ドレストレースが実行される。

【００１２】請求項２記載の発明では、請求項１記載の
アドレストレース回路において、所定のクロック信号を
出力する発振器と、この発振器の出力するクロック信号
を分周する分周器とを備える。また、分周器から出力さ
れる分周クロック信号をアドレストレースメモリに入力
することで当該アドレストレースメモリへの書き込みの
許可と禁止とを周期的に切り替えるように構成する。更
に、診断用プロセッサから分周器の分周比の設定と分周
器の作動及び停止を制御可能とした、という構成を採っ
ている。

【００１３】本発明では、分周器において、クロック信
号の周期が短く設定されると、主プロセッサの指定した
実行アドレスのトレース密度が高くなる。一方、周期が
長く設定されると、実行アドレスのトレース密度が低く
なる。

【００１４】請求項３記載の発明では、診断用プロセッ
サは、外部から設定されたトレース開始アドレス又はト
レース終了アドレスが主プロセッサの指定するファーム
ウェアの実行アドレスと一致すると、分周器を作動又は
停止制御する、という構成を採っている。

【００１５】本発明では、例えば、予め設定されたトレ
ース開始アドレスと主プロセッサの指定する実行アドレ
スとが一致すると診断用プロセッサにより分周器が作動
される。または、トレース終了アドレスと主プロセッサ
の指定するアドレスとが一致すると診断用プロセッサに
より分周器が停止される。

【００１６】これらにより前述した目的を達成しようと
するものである。

【００１７】

【発明の実施の形態】以下、本発明の一実施形態を図１
に基づいて説明する。図１は、アドレストレース回路の
一実施形態を示すブロック図である。

【００１８】この図１において、符号３は、ファームウ
ェアにより制御される主プロセッサを示す。そのファー
ムウェアは、コントロールストレージ８に格納されてい
る。また、主プロセッサ３は、アドレスバス１４を介し
コントロールストレージ８の他、アドレスラッチ回路６
と、比較回路７に接続されている。

【００１９】一方、主プロセッサ３にクロック信号１２
を入力する発振器１は、同じクロック信号を、分周比可
変の分周器２にも入力するようになっている。また、分
周器２の出力は、分周クロック信号１３（分周されたク
ロック信号）としてアドレスラッチ回路６、アドレスカ
ウンタ４及びライト信号生成回路５に入力されるように
なっている。

【００２０】ここで、アドレスラッチ回路６は、分周ク
ロック信号１３の立ち上がりで主プロセッサ３が指定す
る実行アドレスをラッチする回路である。また、アドレ
スカウンタ４は、分周クロック信号の立ち上がりでイン
クリメントするカウンタである。特に、アドレスカウン
タ４は、０からカウントし始め、アドレストレースメモ
リ９のメモリアドレスの最終番地までカウントしたら、
０に戻って再びカウントを始めるループカウンタであ
る。また、ライト信号生成回路５は、分周クロック信号
１３を反転する回路である。

【００２１】更に、アドレスラッチ回路６は、アドレス
トレースメモリデータバスＡ１５を介し、アドレストレ
ース９に接続されている。また、アドレスカウンタ４
も、アドレストレースメモリデータバスＡ１６を介し、
アドレストレースメモリ９に接続されている。これに加
え、ライト信号生成回路５の出力も、アドレストレース
メモリライト信号１７として、アドレストレースメモリ
９に入力されるようになっている。

【００２２】ここで、アドレストレースメモリ９は、２
対のアドレスバス及びデータバスを有し、２つのプロセ
ッサから同時に読み書きできる２ポートＲＡＭである。

【００２３】符号１０は、アドレストレース制御専用の
診断用プロセッサを示す。この診断用プロセッサ１０
は、アドレストレースメモリアドレスバスＢ２０及びア
ドレストレースメモリデータバスＢ２１を介しアドレス
トレースメモリ９と接続されている。また、比較アドレ
スバス１８を介し比較回路７にも接続されている。

【００２４】比較回路７は、主プロセッサアドレスバス
１４からの入力と、比較アドレスバス１８からの入力と
を比較し、これらが一致したときに、アドレス一致検出
信号１９を変化させ、その旨を診断用プロセッサ１０に
報告する機能を備えている。

【００２５】また、上述の診断用プロセッサ１０は、分
周器イネーブル信号２２及び分周比設定信号２３を分周
器２に入力することにより、分周器２の作動／停止の制
御及び分周比の設定を任意に行う機能を備えている。

【００２６】ここで、診断用プロセッサ１０に併設され
た外部インターフェイス１１は、装置外部との通信を行
うインターフェイスであって、インターフェイス信号２
４により診断用プロセッサ１０との間で通信を行うもの
である。

【００２７】次に、本実施形態の動作を説明する。

【００２８】回路が稼働状態に設定されると、主プロセ
ッサ３は、コントロールストレージ８に格納されている
ファームウェアを読み込んで動作し、その実行アドレス
が主プロセッサアドレスバス１４に出力される。

【００２９】一方、外部インターフェイス１１からアド
レストレースの指示が入力されると、これを受信した診
断用プロセッサ１０は、分周比設定信号２３を出力しク
ロック信号の分周比を設定すると共に、比較アドレスバ
ス１８にトレース終了アドレスを設定する。

【００３０】続いて、診断用プロセッサ１０が、分周器
イネーブル信号２２をイネーブルに変更すると、分周ク
ロック信号１３が発生し、アドレストレースが開始され
る。

【００３１】アドレスラッチ回路６では、分周クロック
信号１３の立ち上がりで主プロセッサの出力アドレスが
ラッチされる。また、アドレスカウンタ４では、分周ク
ロック信号１３の立ち上がりでアドレスカウンタがカウ
ントアップされる。そして、次の分周クロック信号１３
の立ち下がりで、アドレストレースメモリライト信号１
７が立ち上がることにより、アドレストレースメモリ９
に主プロセッサ３の実行アドレスが書き込まれる。

【００３２】以降同様にして、主プロセッサ３の実行ア
ドレスが順次アドレストレースメモリ９に書き込まれて
いく。

【００３３】比較回路７は、診断用プロセッサ１０によ
り設定されたトレース終了アドレスと主プロセッサの出
力アドレスとが一致すると、アドレス一致検出信号１９
を変化させる。それを認識した診断用プロセッサ１０
は、分周器イネーブル信号２２をディセーブルに設定す
ることによりアドレストレースを停止させる。

【００３４】アドレストレース停止後、診断用プロセッ
サ１０は、アドレストレースメモリアドレスバス１６か
らデータを読み込むことにより、アドレストレースメモ
リ９のアドレストレース最終番地を認識し、その番地か
らアドレストレースメモリ９の内容を遡って読み出すこ
とにより主プロセッサの実行アドレスの履歴を取得す
る。そして、診断用プロセッサ１０は、インターフェイ
ス信号２４をして外部インターフェイス１１にトレース
結果を出力する。

【００３５】同様にして、アドレストレース開始アドレ
スを比較アドレスバス１８に設定し、分周器イネーブル
信号２２を制御することにより、アドレストレースの開
始を指示することが可能である。

【００３６】次に、本実施形態の効果について説明す
る。

【００３７】本実施形態では、アドレストレース制御を
主プロセッサとは独立して動作する診断用プロセッサが
行うので、主プロセッサの通常処理を中断させることな
くアドレストレースの開始／終了の制御及びトレース結
果の採取を行うことができる。このため、主プロセッサ
の処理に拘束されず柔軟な保守作業を行うことができ、
また、主プロセッサを停止する必要がないので再現性の
良いアドレストレース結果を得ることができる。

【００３８】また、診断用プロセッサから分周器の分周
比を任意に設定することによりアドレストレースのサン
プリング周期を変えることができるので、限られたメモ
リ容量の中で、トレースの密度を高くして局所的なアド
レストレース結果を得ることもできるし、トレースを間
引きして幅広いトレース結果を得ることもできる。この
ため、障害の状況や評価の目的に応じた柔軟なアドレス
トレース結果を入手することができ、保守作業の柔軟性
を向上することができる。

【００３９】更に、比較回路に、診断用プロセッサから
設定したトレース終了アドレスと主プロセッサが指定す
るファームウェアの実行アドレスとを入力し、これらが
一致すると、診断用プロセッサから分周器を停止してト
レース動作を終了させるようにしたので、主プロセッサ
を停止せずにトレース動作を終了させることができる。

【００４０】これに加え、分周器の出力をアドレスラッ
チ回路、アドレスカウンタ、アドレストレースメモリに
入力するように構成し、信号の立ち上がりでアドレスの
ラッチとアドレスカウンタのインクリメントを行い、信
号の次の立ち下がりでアドレストレースメモリへの書き
込みを許可するようにしたので、アドレストレースメモ
リに分周比に応じて実行アドレスを周期的に記録するこ
とができる。

【００４１】

【発明の効果】本発明は、以上のように構成され機能す
るので、これによると、アドレストレース制御を主プロ
セッサとは独立して動作する診断用プロセッサが行うの
で、主プロセッサの通常処理を中断させることなくアド
レストレースの制御及びトレース結果の読み出しを行う
ことができる。このため、主プロセッサの処理に拘束さ
れず柔軟な保守作業を行うことができ、また、主プロセ
ッサを停止する必要がないので再現性の良いアドレスト
レース結果を得ることができるところ、確実な障害調査
を行うことができる。

【００４２】また、診断用プロセッサから分周器の分周
比を任意に設定することによりアドレストレースの密度
を変えることができるので、限られたメモリ容量の中
で、トレースの密度を高くして局所的なアドレストレー
ス結果を得ることもできるし、トレースを間引きして幅
広いトレース結果を得ることもできる。このため、障害
の状況や評価の目的に応じた柔軟なアドレストレース結
果を入手することができ、保守作業の柔軟性を向上する
ことができる。

【００４３】更に、トレース開始アドレス又はトレース
終了アドレスと主プロセッサが指定するファームウェア
の実行アドレスとが一致すると、診断用プロセッサから
分周器の作動／停止を制御してトレース動作を開始又は
終了させるようにしたので、主プロセッサの動作に影響
を与えずに、目的通りのアドレストレース結果を採取す
ることができ、保守作業の容易性を向上することができ
る、という従来にない優れたアドレストレース回路を提
供することができる。

【図面の簡単な説明】

【図１】本発明に係るアドレストレース回路の一実施形
態を示すブロック図である。

【図２】従来のアドレストレース回路を示すブロック図
である。

【符号の説明】

１ 発振器 ２ 分周器 ３ 主プロセッサ ４ アドレスカウンタ ５ ライト信号生成回路 ６ アドレスラッチ回路 ７ 比較回路 ８ コントロールストレージ ９ アドレストレースメモリ １０ 診断用プロセッサ １１ 外部インターフェイス １２ クロック信号 １３ 分周クロック信号 １４ 主プロセッサアドレスバス １５ アドレストレースメモリデータバスＡ １６ アドレストレースメモリアドレスバスＡ １７ アドレストレースメモリライト信号 １８ 比較アドレスバス １９ アドレス一致検出信号 ２０ アドレストレースメモリアドレスバスＢ ２１ アドレストレースメモリデータバスＢ ２２ 分周器イネーブル信号 ２３ 分周比設定信号 ２４ インターフェイス信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 実行アドレスを指定してファームウェア
   を実行する主プロセッサと、この主プロセッサが指定す
   る実行アドレスを記録するアドレストレースメモリとを
   備えたアドレストレース回路において、 前記アドレストレースメモリに、前記主プロセッサとは
   独立して動作する診断用プロセッサを併設し、この診断
   用プロセッサが、外部から入力される命令に応じて前記
   アドレストレースメモリの書き込みの許可及び禁止並び
   に当該アドレストレースメモリに記録された実行アドレ
   スの読み出しを制御することを特徴としたアドレストレ
   ース回路。
2. 【請求項２】 請求項１記載のアドレストレース回路に
   おいて、 所定のクロック信号を出力する発振器と、この発振器の
   出力するクロック信号を分周する分周器とを備え、 前記分周器から出力される分周クロック信号を前記アド
   レストレースメモリに入力することで当該アドレストレ
   ースメモリへの書き込みの許可と禁止とを周期的に切り
   替えるように構成すると共に、 前記診断用プロセッサから前記分周器の分周比の設定と
   分周器の作動及び停止を制御可能としたことを特徴とす
   るアドレストレース回路。
3. 【請求項３】 前記診断用プロセッサは、外部から設定
   されたトレース開始アドレス又はトレース終了アドレス
   が前記主プロセッサの指定するファームウェアの実行ア
   ドレスと一致すると、前記分周器を作動又は停止制御す
   ることを特徴とした請求項２記載のアドレストレース回
   路。