JPH04310138A - データ伝送装置のデバッグ方法 - Google Patents
データ伝送装置のデバッグ方法Info
- Publication number
- JPH04310138A JPH04310138A JP3075510A JP7551091A JPH04310138A JP H04310138 A JPH04310138 A JP H04310138A JP 3075510 A JP3075510 A JP 3075510A JP 7551091 A JP7551091 A JP 7551091A JP H04310138 A JPH04310138 A JP H04310138A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- firmware
- debugging
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はデータ伝送装置のデバッ
グ方法に関し、特にファームウェアのデバッグ情報を採
取するためのデータ伝送装置のデバッグ方法に関する。
グ方法に関し、特にファームウェアのデバッグ情報を採
取するためのデータ伝送装置のデバッグ方法に関する。
【０００２】
【従来の技術】従来のデータ伝送装置のデバッグ方法と
しては、マイクロ命令のアドレスストップ機構により、
マイクロ命令を任意のアドレスで止め、デバッグに必要
な情報を人手により採取するか、又は、固定的にファー
ムウェアにサブルーチンを埋込み、メモリ上にデバッグ
情報を格納し、後にメモリダンプを取ることにより採取
し、これによりデバッグを行うという方法があった。
しては、マイクロ命令のアドレスストップ機構により、
マイクロ命令を任意のアドレスで止め、デバッグに必要
な情報を人手により採取するか、又は、固定的にファー
ムウェアにサブルーチンを埋込み、メモリ上にデバッグ
情報を格納し、後にメモリダンプを取ることにより採取
し、これによりデバッグを行うという方法があった。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
伝送装置のデバッグ方法は、前者の場合、アドレススト
ップによりプロセッサの動作を止めた後、人手によって
デバッグ情報を採取するため、デバッグに時間がかかり
効率が悪く、しかも、一旦プロセッサを停止してしまう
ので、何度も繰返し実行するアドレスの情報を毎回採取
するのには適していないという問題点がある。又、後者
の場合は、固定的に情報採取のためのサブルーチンをフ
ァームウェアに埋込むため、任意のアドレスでの情報採
取は難しいという問題点がある。又、どちらの方法でも
、何度も通るアドレスで、ある特定の条件のときだけ情
報を採取することはできないという問題点もある。
伝送装置のデバッグ方法は、前者の場合、アドレススト
ップによりプロセッサの動作を止めた後、人手によって
デバッグ情報を採取するため、デバッグに時間がかかり
効率が悪く、しかも、一旦プロセッサを停止してしまう
ので、何度も繰返し実行するアドレスの情報を毎回採取
するのには適していないという問題点がある。又、後者
の場合は、固定的に情報採取のためのサブルーチンをフ
ァームウェアに埋込むため、任意のアドレスでの情報採
取は難しいという問題点がある。又、どちらの方法でも
、何度も通るアドレスで、ある特定の条件のときだけ情
報を採取することはできないという問題点もある。
【０００４】本発明の目的は、任意のアドレスでの情報
を採取でき、かつ、何度も通るアドレスで、ある特定の
条件のときだけ情報を採取することを人手を掛ずに行う
ことが可能なデータ伝送装置のデバッグ方法を提供する
ことにある。
を採取でき、かつ、何度も通るアドレスで、ある特定の
条件のときだけ情報を採取することを人手を掛ずに行う
ことが可能なデータ伝送装置のデバッグ方法を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明のデータ伝送装置
のデバッグ方法は、プロセッサがマイクロ命令を実行し
動作するデータ伝送装置のデバッグ方法において、ファ
ームウェアのデバッグ情報をセーブする契機となる前記
ファームウェアのアドレスを設定するアドレス設定手段
と、前記アドレス設定手段の設定したアドレスとアドレ
スレジスタに刻々と入力する実際の前記ファームウェア
の実行アドレスとを比較し等しければアドレス一致信号
を生成するアドレス比較手段と、予め定められたハード
ウェアの信号状態値を格納するデバッグ用レジスタと、
前記ハードウェアの信号状態値の中でデバッグを必要と
する信号状態値を設定する比較データ設定手段と、前記
比較データ設定手段の設定した比較データを前記デバッ
グ用レジスタのデータと比較し等しければレジスタ一致
信号を生成するレジスタ比較手段と、前記アドレス一致
信号および前記レジスタ一致信号とが共に存在するとき
前記プロセッサに対して割込みを起動する割込み手段と
を設け、前記割込み手段による割込み起動時に前記プロ
セッサが前記ファームウェアのデバッグ情報をメモリに
格納する構成である。
のデバッグ方法は、プロセッサがマイクロ命令を実行し
動作するデータ伝送装置のデバッグ方法において、ファ
ームウェアのデバッグ情報をセーブする契機となる前記
ファームウェアのアドレスを設定するアドレス設定手段
と、前記アドレス設定手段の設定したアドレスとアドレ
スレジスタに刻々と入力する実際の前記ファームウェア
の実行アドレスとを比較し等しければアドレス一致信号
を生成するアドレス比較手段と、予め定められたハード
ウェアの信号状態値を格納するデバッグ用レジスタと、
前記ハードウェアの信号状態値の中でデバッグを必要と
する信号状態値を設定する比較データ設定手段と、前記
比較データ設定手段の設定した比較データを前記デバッ
グ用レジスタのデータと比較し等しければレジスタ一致
信号を生成するレジスタ比較手段と、前記アドレス一致
信号および前記レジスタ一致信号とが共に存在するとき
前記プロセッサに対して割込みを起動する割込み手段と
を設け、前記割込み手段による割込み起動時に前記プロ
セッサが前記ファームウェアのデバッグ情報をメモリに
格納する構成である。
【０００６】本発明のデータ伝送装置のデバッグ方法は
、割込み手段による割込み起動時にプロセッサがファー
ムウェアの制御を受け、前記ファームウェアのデバッグ
情報をメモリに格納してもよい。
、割込み手段による割込み起動時にプロセッサがファー
ムウェアの制御を受け、前記ファームウェアのデバッグ
情報をメモリに格納してもよい。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例のブロック図であ
る。
る。
【０００９】データ伝送装置内に、ファームウェアのデ
バッグ情報をセーブする契機となるファームウェアのア
ドレスを設定するアドレス設定手段１と、アドレス設定
手段１の設定したアドレスとアドレスレジスタ２に刻々
と入力する実際のファームウェアの実行アドレスとを比
較し、等しければアドレス一致信号１１を生成するアド
レス比較手段３と、予め定められたハードウェアの信号
状態値を格納するデバッグ用レジスタ４と、ハードウェ
アの信号状態値の中でデバッグを必要とする信号状態値
を設定する比較データ設定手段５と、比較データ設定手
段５の設定した比較データをデバッグ用レジスタ４のデ
ータと比較し、等しければレジスタ一致信号１２を生成
するレジスタ比較手段６と、アドレス一致信号１１およ
びレジスタ一致信号１２とが共に存在するとき、プロセ
ッサ７に対して割込みを起動する割込み手段８と、デバ
ッグ情報を記憶するメモリ９とを設けある。
バッグ情報をセーブする契機となるファームウェアのア
ドレスを設定するアドレス設定手段１と、アドレス設定
手段１の設定したアドレスとアドレスレジスタ２に刻々
と入力する実際のファームウェアの実行アドレスとを比
較し、等しければアドレス一致信号１１を生成するアド
レス比較手段３と、予め定められたハードウェアの信号
状態値を格納するデバッグ用レジスタ４と、ハードウェ
アの信号状態値の中でデバッグを必要とする信号状態値
を設定する比較データ設定手段５と、比較データ設定手
段５の設定した比較データをデバッグ用レジスタ４のデ
ータと比較し、等しければレジスタ一致信号１２を生成
するレジスタ比較手段６と、アドレス一致信号１１およ
びレジスタ一致信号１２とが共に存在するとき、プロセ
ッサ７に対して割込みを起動する割込み手段８と、デバ
ッグ情報を記憶するメモリ９とを設けある。
【００１０】次に動作について説明する。
【００１１】まず、アドレス設定手段１にファームウェ
アのデバッグ情報をセーブする契機となるファームウェ
アのアドレスを設定しておく。次に、データ伝送装置が
動作を開始すると、プロセッサ７に刻々と入力するファ
ームウェアの実行アドレスを、図示していないデータバ
スからアドレスレジスタ２が受信する。アドレス比較手
段３は、アドレス設定手段１とアドレスレジスタ２の保
持している値を比較し、両者が一致すればアドレス一致
信号１１を生成し、割込み手段８に出力する。一方、比
較データ設定手段５には、各種のエラー信号やデータ伝
送路上の信号線の状態等の、デバッグを必要とするハー
ドウェアの信号状態値を設定しておき、デバッグ用レジ
スタ４に入力する、ハードウェアの出力する各種信号の
状態値と合せて、レジスタ比較手段６に入力する。レジ
スタ比較手段６は、両者が一致すればレジスタ一致信号
１２を生成し、割込み手段８に出力する。割込み手段８
は、アドレス一致信号１１およびレジスタ一致信号１２
とが共に存在することを検知すると、プロセッサ７に対
して割込みを起動する。プロセッサ７は、割込みが発生
すると、ファームウェアのデバッグ情報を格納していく
。
アのデバッグ情報をセーブする契機となるファームウェ
アのアドレスを設定しておく。次に、データ伝送装置が
動作を開始すると、プロセッサ７に刻々と入力するファ
ームウェアの実行アドレスを、図示していないデータバ
スからアドレスレジスタ２が受信する。アドレス比較手
段３は、アドレス設定手段１とアドレスレジスタ２の保
持している値を比較し、両者が一致すればアドレス一致
信号１１を生成し、割込み手段８に出力する。一方、比
較データ設定手段５には、各種のエラー信号やデータ伝
送路上の信号線の状態等の、デバッグを必要とするハー
ドウェアの信号状態値を設定しておき、デバッグ用レジ
スタ４に入力する、ハードウェアの出力する各種信号の
状態値と合せて、レジスタ比較手段６に入力する。レジ
スタ比較手段６は、両者が一致すればレジスタ一致信号
１２を生成し、割込み手段８に出力する。割込み手段８
は、アドレス一致信号１１およびレジスタ一致信号１２
とが共に存在することを検知すると、プロセッサ７に対
して割込みを起動する。プロセッサ７は、割込みが発生
すると、ファームウェアのデバッグ情報を格納していく
。
【００１２】このように、アドレス設定手段１に設定し
たアドレスのマイクロ命令が実行されるごとに、比較デ
ータ設定手段５の比較データがデバッグ用レジスタ４の
内容と一致すると、そのときのファームウェアのデバッ
グ情報がメモリ９に蓄積されていく。この蓄積されたデ
ータは、後でメモリダンプを取ることにより採取できる
。
たアドレスのマイクロ命令が実行されるごとに、比較デ
ータ設定手段５の比較データがデバッグ用レジスタ４の
内容と一致すると、そのときのファームウェアのデバッ
グ情報がメモリ９に蓄積されていく。この蓄積されたデ
ータは、後でメモリダンプを取ることにより採取できる
。
【００１３】
【発明の効果】以上説明したように、本発明は、アドレ
ス設定手段の設定したアドレスと実際のファームウェア
の実行アドレスとを比較し等しければアドレス一致信号
を生成するアドレス比較手段と、予め定められたハード
ウェアの信号状態値を格納するデバッグ用レジスタと、
ハードウェアの信号状態値の中でデバッグを必要とする
信号状態値を設定する比較データ設定手段と、比較デー
タ設定手段の設定した比較データをデバッグ用レジスタ
のデータと比較し等しければレジスタ一致信号を生成す
るレジスタ比較手段と、アドレス一致信号およびレジス
タ一致信号とが共に存在するときプロセッサに対して割
込みを起動する割込み手段とを設け、割込み手段による
割込み起動時にプロセッサがファームウェアのデバッグ
情報をメモリに格納することにより、任意のアドレスで
の情報を採取でき、かつ、何度も通るアドレスで、ある
特定の条件のときだけ情報を採取することを人手を掛ず
に行うことが可能になるという効果が有る。
ス設定手段の設定したアドレスと実際のファームウェア
の実行アドレスとを比較し等しければアドレス一致信号
を生成するアドレス比較手段と、予め定められたハード
ウェアの信号状態値を格納するデバッグ用レジスタと、
ハードウェアの信号状態値の中でデバッグを必要とする
信号状態値を設定する比較データ設定手段と、比較デー
タ設定手段の設定した比較データをデバッグ用レジスタ
のデータと比較し等しければレジスタ一致信号を生成す
るレジスタ比較手段と、アドレス一致信号およびレジス
タ一致信号とが共に存在するときプロセッサに対して割
込みを起動する割込み手段とを設け、割込み手段による
割込み起動時にプロセッサがファームウェアのデバッグ
情報をメモリに格納することにより、任意のアドレスで
の情報を採取でき、かつ、何度も通るアドレスで、ある
特定の条件のときだけ情報を採取することを人手を掛ず
に行うことが可能になるという効果が有る。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
１ アドレス設定手段
２ アドレスレジスタ
３ アドレス比較手段
４ デバッグ用レジスタ
５ 比較データ設定手段
６ レジスタ比較手段
７ プロセッサ
８ 割込み手段
９ メモリ
１１ アドレス一致信号
１２ レジスタ一致信号
Claims (2)
- 【請求項１】 プロセッサがマイクロ命令を実行し動
作するデータ伝送装置のデバッグ方法において、ファー
ムウェアのデバッグ情報をセーブする契機となる前記フ
ァームウェアのアドレスを設定するアドレス設定手段と
、前記アドレス設定手段の設定したアドレスとアドレス
レジスタに刻々と入力する実際の前記ファームウェアの
実行アドレスとを比較し等しければアドレス一致信号を
生成するアドレス比較手段と、予め定められたハードウ
ェアの信号状態値を格納するデバッグ用レジスタと、前
記ハードウェアの信号状態値の中でデバッグを必要とす
る信号状態値を設定する比較データ設定手段と、前記比
較データ設定手段の設定した比較データを前記デバッグ
用レジスタのデータと比較し等しければレジスタ一致信
号を生成するレジスタ比較手段と、前記アドレス一致信
号および前記レジスタ一致信号とが共に存在するとき前
記プロセッサに対して割込みを起動する割込み手段とを
設け、前記割込み手段による割込み起動時に前記プロセ
ッサが前記ファームウェアのデバッグ情報をメモリに格
納することを特徴とするデータ伝送装置のデバッグ方法
。 - 【請求項２】 割込み手段による割込み起動時にプロ
セッサがファームウェアの制御を受け、前記ファームウ
ェアのデバッグ情報をメモリに格納することを特徴とす
る請求項１記載のデータ伝送装置のデバッグ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075510A JPH04310138A (ja) | 1991-04-09 | 1991-04-09 | データ伝送装置のデバッグ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3075510A JPH04310138A (ja) | 1991-04-09 | 1991-04-09 | データ伝送装置のデバッグ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04310138A true JPH04310138A (ja) | 1992-11-02 |
Family
ID=13578310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3075510A Pending JPH04310138A (ja) | 1991-04-09 | 1991-04-09 | データ伝送装置のデバッグ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04310138A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263324A (ja) * | 1995-03-22 | 1996-10-11 | Nec Ibaraki Ltd | デバッグ容易化装置 |
-
1991
- 1991-04-09 JP JP3075510A patent/JPH04310138A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08263324A (ja) * | 1995-03-22 | 1996-10-11 | Nec Ibaraki Ltd | デバッグ容易化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7533302B2 (en) | Trace and debug method and system for a processor | |
| KR970012152A (ko) | 디버그 기능을 수행하기 위한 데이타 처리 시스템 및 이의 방법 | |
| JPS63111545A (ja) | デバツグ用マイクロプロセツサ | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH04310138A (ja) | データ伝送装置のデバッグ方法 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPH03113646A (ja) | トレース回路 | |
| JPH07248939A (ja) | プロセッサ及びプロセッサシステム | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JP2000089977A (ja) | デバッグシステム | |
| JPH01136251A (ja) | 自己診断方式 | |
| SU1339569A1 (ru) | Устройство дл формировани сигнала прерывани при отладке программ | |
| JP2665173B2 (ja) | プロセッサトラップ回路 | |
| JP3590289B2 (ja) | イベント検出回路 | |
| JPH0736735A (ja) | デバッグ装置 | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH03129536A (ja) | ブレークアドレス検出装置 | |
| JPH0644098A (ja) | メモリ・アクセス・バス・コンパレータ | |
| JPH05204710A (ja) | イベントトレース装置 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPH0512061A (ja) | アドレストレース記憶装置 | |
| JPH07253908A (ja) | メモリアクセス装置 | |
| JPH02150931A (ja) | 情報処理装置 |