SU1339569A1 - Устройство дл формировани сигнала прерывани при отладке программ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  фор мировани  сигнала прерывани  при отладке программ. Цель изобретени  - сокращение времени отладки программ. Устройство содержит триггер 9, второй счетчик 10, элемент И 11, коммутатор 12, первый счетчик 13, блок оперативной пам ти 14, регистр 15, схемы сравнени  16 и 17, триггеры 18 и 19, выход 20 прерывани . Изобретение заключаетс  в обеспечении моментов формировани  сигналов прерывани  без модификации программы и, кроме того, сокращении количества команд отлаживаемой программы . 1 ил.

Description

Изобретение относитс  к вычисли- тельной технике и может быть использовано дл  формировани  сигнала прерывани  при отладке программ.

Цель изобретени  - сокращение времени отладки программ.

На чертеже представлена структурна  схема устройства.

Устройство содержит вход 1 сброса прерывани  устройства, вход 2 начальной установки устройства, вход 3 конца обработки прерывани  устройства, вход 4 признака команды устройства, первый адресный вход 5 устройства, вход 6 записи устройства, информационный вход 7, второй адресный вход 8 устройства, триггер 9, второй счетчик 10, элемент И 11, коммутатор 12, первый счетчик 13, блок .14 оперативной пам ти, регистр 15, схемы 16 и 17 сравнени , триггеры 18 и 19, выход 20 прерывани .

Входы 1-4 служат дл  передачи сигналов сброса прерывани , начальной установки устройства, сигналов об окончании обработки прерывани  и о начале выполнени  команды соответственно . Вход 5 служит,.дл  передачи адресной информации на вход блока 14 при записи .в него данных. При помощи сигналов, поступающих по входу 6, определ ютс  режимы работы блока 14 и регистра 15, а также источник адресов блока 14. По входу 7 поступают данные на входы блока 14 и регистра 15 при записи в них информации. К входу В подключаетс  адресна  шина отлаживаемой системы. Триггер 9 фиксирует интервал между окончанием обработки предыдущего и формированием последующего прерываний. Счетчик 10 служит дл  формировани  адресов блока 14 в процессе отладки программ. Коммутатор 12 транслирует на адресные входы бло- ка 14 сигналы с выходов счетчика 10 или входа 5 в зависимости от сигналов на вход 6. При помощи счетч1;(ка 13 фиксируетс  количество вьшолненных команд с момента окончани  обработки последнего прерывани . В блоке 14 хран тс  данные, характеризующие количество команд, вьшолн емых в промежутке между формированием двух соседних сигналов прерывани . Регистр 15 служит дл  хранени  начального адреса отлаживаемого участка программы. Схема 16 предназначена дл  определени  момента формировани  сигнала прерьшани . При помощи схемы 17 в процессе отладки определ етс  начало отлаживаемого участка программы с последующей фиксацией его при помощи триггера 18 Триггер 19 предназначен дл  формировани  сигнала прерьшани , поступающего на шину 20.

Устройство работает следующим образом .

П о сигналу, поступающему по входу 6, блок 14 оперативной пам ти переводитс  в режим записи. Одновременно вход 5 подключаетс  к адресным входам блока 14. Данные, поступающие с входа 7 и характеризующие количество команд, выполн емых между двум  соседними прерывани ми, записываютс  в блока 14 по адресам, поступающим с входа 5. Кроме того, осуществл етс  запись в регистр 15 начального адреса отлаживаемого участка программы . После окончани  загрузки сигналом ., поступающим с входа 6, блок 14 и регистр 15 перевод тс  в режим считывани  информации. Одновременно счетчик 10 через коммутатор 12 подключаетс  к адресным входам блока 14.

По сигналу, поступающему по входу 2, осуществл етс  установка триггера 9 в единичное состо ние и сброс триггеров 18 и 19 и счетчиков 10 и 13. Устройство приведено в исходное состо ние . На выходах блока 14 присутствуют данные, считанные из нулевой  чейки i

В процессе отладки адреса команд отлаживаемой программы поступают по входу 8 на вход схемы 17 сравнени . После совпадени  адреса, поступившего по входу 8, с содержимым регистра 15, на выходе схемы сравнени  17 фор- fflpyeтc  соответствующий сигнал. По этому сигналу устанавливаетс  триггер 18 и, тем самым, осуществл етс  подключение входа 4 к счетному входу счетчика 13. По сигналу, поступающему по входу 4 и свидетельствующему о поступлении команды, осуществл етс  модификаци  счетчика 13. Информаци  с выхода счетчика 13 поступает на один из входов схемы 16 сравнени , на другой .вход которой поступают данные с выходов блока 14, характеризующие количество-выполн емых команд до формировани  первого сигнала прерывани . При совпадении содержимого счетчика 13 с данными на выходах блока

14 на выходе схемы сравнени  формируетс  соответствующий сигнал, устанав ливаюпщй триггер 19. В результате

после установки триггера 19 формиру-

етс  сигнал прерывани , поступающий

на вход 20. Одновременно осуществл етс  сброс счетчика 13 и триггера 9 и отключение входа 4 от входа счетчика 13. Кроме того, осуществл етс  модификаци  счетчика: 10, после чего на выходах блока 14 формируютс  данные , характеризующие количество выполн емых команд до формировани  еле дующего сигнала прерьюани .

При переходе в подпрограмму обработки прерывани  по сигналу на входе 1 осуществл етс  сброс триггера 19.

В процессе выполнени  подпрограммы обработки прерывани  осуществл етс  фиксаци  состо ни  отлаживаемой системы с последующим его просмотром.

После окончани  выполнени  подпрограммы по сигналу,.поступающему по входу 3, например, от пульта операто- ра, осуществл етс  установка триггера 9 и подключение шины 4 к счетному входу счетчика 13. Дальнейща  работа устройства осуществл етс  аналогично описанному выше,

Цри необходимости изменени  моментов формировани  сигналов прерывани  на данном участке отлаживаемой программы осуществл етс  изменени  содержимого блока 14. При необходимости отладки следующего участка программы

измен етс  содержимое регистра 15,

I

Claims (1)

1. Формула из, обретени 

   Устройство дл  формировани  сигна- ла прерывани  при отладке программ, содержащее первьй триггер, первую схему сравнени  и первый счетчик, причем выход первого триггера  вл етс  выходом прерьшани  программы уст- ройства и соединен с первым входом установки нул  первого счетчика, вход начальной установки устройства соединен с вторым входом установки нул  первого счетчика и первым входом установки нул  первого триггера, вход сброса прерывани  программь: устройства соединен с входом установки нул  первого триггера, информаВНИИПИ Заказ 4223/39 Тираж 672 Подписное Произв-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

   ционный выход первого счетчика соединен с первым информационным входом первой схемы сравнени , выход равенства которой соединен с единичным входом первого триггера, отличающеес  тем, что, с целью сокращени  времени отладки программы в устройство введены второй и третий триггеры, второй счетчик, регистр, коммутатор, втора  схема сравнени , элемент И и блок оперативной пам ти, причем вход начальной установки устройства соединен с первым единичным входом второго триггера, с нулевым входом третьего триггера, с нулевым установочным входом второго счетчика входы конца обработки прерывани , признака команды, первый адресный вход, информационный и второй адресный входы устройства соединены соответственно с вторым единичным входом второго триггера, с первым входом элемента И, с первым информационным входом коммутатора, с информационным входом регистра и первым информационным входом второй схемы сравнени , информационный выход регистра соединен с вторым информационным входом второй схемы сравнени , выход равенства которой соединен с единичным входом третьего триггера, выход которого соединен с вторьм входом элемен- та И, пр мой вьпгод первого триггера соединен со счетным входом второго счетчика и нулевым входом второго триггера, пр мой выход которого соединен с третьим входом элемента И, выход которого соединен с тактовым входом первого счетчика, вход признака .записи устройства соединен с вхог дом записи блока оперативной пам ти, входом записи регистра и управл юпрш входом коммутатора, выход которого соединен с адресным входом блока оперативной пам ти, информационньш вход устройства соединен с информационными входами блока оперативной пам ти и регистра, выходы которых соединены с вторыми информационными входами первой и второй схем сравнени  соответственно , выход второго счетчика соединен с вторым информационным входом коммутатора.