SU1246100A1 - Устройство дл отладки программ - Google Patents
Устройство дл отладки программ Download PDFInfo
- Publication number
- SU1246100A1 SU1246100A1 SU843832526A SU3832526A SU1246100A1 SU 1246100 A1 SU1246100 A1 SU 1246100A1 SU 843832526 A SU843832526 A SU 843832526A SU 3832526 A SU3832526 A SU 3832526A SU 1246100 A1 SU1246100 A1 SU 1246100A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- counter
- register
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при автономной и комплексной отладке программ в вычислительных ;комплексах, а также дл контрол и трассировки .решаемых программ. Цель изобретени - сокращение времени отладки программы. Поставленна цель достигаетс тем, что в устройство дл комплексной отладки программ,- содержащее счетчик команд, схему сравнени , регистр перехода, два элемента И и три элемента задержки, введены регистр режимов, счетчик первого перехода, два коммутатора, счетчик адреса, блок оперативной пам ти, регистр выходной информации, п ть злементо-в И, три элемента ИЛИ и четыре элемента задержки с соответствующими св з ми между собой. 4 ил. . о (С (Л ьс 4 О)
Description
Изобретение относитс к вычислительной технике и может быть использовано при отладке программ в вычислительных комплекса,, а также дл контрол и трассировки программ
Цель изобретени - сокращение - времени отладки программы.
На фиг.1 представлена структурна схема устройства дл комплексной отладки программ; на фиг.2-А - временные диаграммы работы устройства.
Устройство дл комплексной отладки программ содержит регистр 1 режимов , элемент И 2, счетчик 3 команд , элемент И 4, схему 5 сравнени , элемент И 6, счетчик 7 первого перехода (откуда), первый коммутатор 8, элемент И 9, элемент И 10, регистр 11 перехода (куда), блок 12 оперативной пам ти, второй коммутатор 13, счетчик 14 адреса, регистр 15 выходной информации, элемент И 16, элемент ИЛИ 17, элементы 18-22 задержки, элементы ИЛИ 23 и 24, элемент . 25 задержки, элемент И 265 элемент 27 задержки, информационный вход 28,вход 30 Выборка счетчика команд, выход 30 Выборка регистра -.режимов, вход 31 Обращение к ре- {гистру в.ыходной информации, выход 32 Переполнение счетчика адреса, вход 33 Пуск блока пам ти,.информационный выход 34 устройства.
Устройство дл комплексной от- ;ладки программ работае.т следующим образом.
В начальный момент регистр 1 режимов , счетчик 3 команд, счетчик 7 первого перехода, регистр 11 второго перехода, счетчик 14 адреса, блок 12 установле.ны в нулевое состо ние (цепи установки не показаны), при этом на выходах элементов И 2, 4, 6, 9 и 16 имеет место нулевой потенциал.
Устройство работает в следующих режимах: начальна установка, трассировка программы, запрос о количестве информации в блоке пам ти, обнуление счетчика адреса, считывание информации из блока пам ти.
Начальна установка заключаетс в записи начального адреса программы в счетчик 3 команд. Это осуществл етс следующим образом. На информационный вход 28 подаетс началь- нь1й адрес программы, который сопровождаетс сигналом на управл ющем -входе 29 Выборка счетчика команд.
что приводит к срабатыванию элементов И 2, и значение начального адреса программы устанавливаетс в счетчике 3 команд. После сн ти по
управл ющему входу 29 на выходе, элемента И 2 по вл етс нулевой потенциал , а в счетчике 3 команд информаци сохран етс .
Трассировка программы. Первыми
командами программы вл ютс .команды записи информации (в данном случае 0001, так как регистр 1 режимов четырехбитньш) в регистр 1 режимов. На информационном входе 28 по вл етс код 0001, которьш сопровождаетс сигналом по управл ющему входу 30 Выборка регистра режимов, и код 0001 записываетс в регистр 1 режимов. После сн ти сигнала по
.управл ющем.у входу 30 Выборка ре- , гистра режимов информаци в регистре 1 режимов сохран етс -. Код 0001 регистра 1 режимов обуславливает по вление единичного потенциала на первом выходе регистра 1 режимов , который подготавливает эле- . мент И 16 к срабатыванию.
Устройство подготовлено к трассировке программы. На информационный вход 28 поступает .последовательность адресов выполн емых команд пpoгpaм ы, котора сопровождаетс сигналами по управл ющему входу 33. Последовательность адресов, выполн емых команд может иметь два случа : адреса предьщущей и после- ду-ющей клманд отличаютс на два, т.е. выполн етс пр ма ветка программы с использованием простьпс
команд; адреса предыДу1цей и последующей команд отличаютс больше чем на два, т.е. вьшолн ютс команды, св .занные с условным переходом (УП) и безусловным перех.одом (БП) (как
в известном устройстве), команд с .
прерыванием, специальных команд и т.д.
На сравнении адресов предыдущей и последующей команд построено предагаемое з стройство в отличие от . азвестного, где осуществл етс анализ кода операций и его дешифрации.
Ус гройство (если адреса преды- д-ущей и последующей команд отл.ичают- с на два) работает следующим образом .
В счетчике 3 команд записан адрес первой команды программы (например
56), на информационный вход 28 поступает адрес выполн емой команды (56), сопровождаемый сигналом по управл ющему входу 33, тогда на выходе элемента И 16 по вл етс едининый потенциал, который поступает на входы элементов И 4 и 9. В резултате этого на выходе элемента И 4 по вл етс информаци , равна значению содержимого счетчика 3 команд т.е. адрес первой команды .программы (56), который поступает на первый . вход -схемы 5 сравнени и на вход элемента И 6, На выходе четвертого элемента И 9 по вл етс адрес выполн емой команды (56), который-поступает на второй вход схемы 5 сравнени и на вход элемента И 10. В результате сравнени информации по певому (56)и второму(56)входам на втором выходе схемы 5 сравнени по вл етс потенциал,который проходит через элемент ИЛИ 17 и поступает на вход первого элемента 18 задержки. Первый элемент 18 задержки предназначен дл задержки сигнала на врем длительности сигнала по входу 33. Это означает, что на выходах элементов И 16, 9 и 4 потенциал равен нулю. Сигнал с выхода элемента 18 задержки увеличивает значение счетчика 3 команд на два (оно становитс равным 60) (код восьмиричный), т.е. устройство предполагает, что следующий адрес выполн емой команды программы будет на два больше предыдущего , и оно готово к приему нового адреса на информационном входе 28 устройства. Данный цикл работы повтор етс до тех пор, пока последовательность адресов команд программы не превьппает двух.
Если адреса предыдущей и последующей команд больше или меньше двух то работа устройства происходит следующим образом.
Значение счетчика 3 команд равно 60. Это адрес предполагаемой следующей команды программы. На информационный вход 28 поступает адрес выполн емой команды программы 72, сопровождаемый потенциалом по управл ющему входу 33. На выходе элемента И 16 по вл етс единичный потенциал , который поступает на входы второго и четвертого элементов И 14 и 9 соответственно.В результате на выходе элемента И 4 по вл етс ин
формаци , равна значению содержимого счетчика 3 команд (код 60), который поступает на первый вход схемы 5 сравнени и на в-ход третьего элемента И 6, а на выходе элемента И 9 по вл етс адрес выполн емой команды програм -1ы (72), которьй поступает на второй вход схемы 5 сравнени и на вход элемента И 10. В результате сравнени по вл етс потенциал на первом выходе, который поступает через первый элемент ИЛИ 7 и первый элемент 18 задержки на счетный-вход счетчика 3 команд, что приводит к изменению содержимого счетчика 7 команд на два (так же, как в предьвду- щем случае).
Потенциал со схемы 5 сравнени поступает:
на вход элемента И 10, что обеспечивает запись адреса выполн емой команды программы в регистр 11 второго перехода, т.е. куда пришла программ ;
на вход элемента И 6, что обеспечивает запись значени содержимого счетчика 3 команд (код 60) в счетчик 7 первого перехода, т.е. откуда перешла программа;
на вход элемента 19 задержки ко- торый предназначен дл задержки на врем , равное длительности сигнала на входе 33, и тем самым обеспечиваетс нулевой потенциал на элементах И 16, 4 и 9, и раньше, чем по витс потенциал на выходе элемента 18 задержки, открывающего элемент И 2 дл записи значени адреса выполн емой команды программы (72) в счетчик 3 команд, по вление потенциала на выходе элемента 18 задержки приводит к увеличению содержимого счетчика 3 команд надва,т.е.74 -следующий предполагаемый адрес команды программы;
на вход элемента 20 задержки, который предназначен дл выработки потенциала (после записи значени адреса предполагаемой следующей ко-
манды со счетчика 3 команд в счетчик 7 первого перехода) уменьшение значени счетчика 7 первого перехода на два, так как ре ально переход осуществл лс с адреса 56 после поступлени потенциала с элемента 20 задержки на вычитающий вход счетчика 7 первого перехода, значение счетчика 7 первого перехода станет равным 56;
на вход, элемента 21 задержки, который предназначен дл выработки потенциала (после установки значений в счетчике 7 первого перехода, т.е. больше,, чем врем задержки третьего элемента 20 задержки, и в регистре 11 второго перехода) на управл ющий первый вход первого комму- -татора 8, дл коммутации информации с первого входа первого комментатора 8 на информационный вход блока 12, Это означает, что адрес команды программы (56), с которого была нарушена последовательность команд, т.е. боль ше чём на два, поступил на информационный вход блока 12. Одновременно потенциал с выхода элемента 21 задержки через элементы ИЛИ 23 и 24 поступает в neiiBOM случае через эле- мент 25 задержки на управл ющий вход Запись блока 12, а так как информаци уже находитс на информационном входе, то должна произойти запись в блок 12 по адресу, соответствующе- му значению счетчика 14 адреса, поэтому необходим элемент 25 задержки, чтобы сформировалс новый адрес в счетчике 14 адреса; во втором случае потенциал, поступивший с элемента ИЛИ 24 на счетный вход счетчика 14 адреса 14, увеличивает значение счетчика 14 адреса на два. Адрес со счетчика 14 адреса поступает на адресный вход блока 12 и только после этого по вл етс сигнал Запись на его управл имцем входе, а это значит, что произошла запись адреса команды программы (56) в блок ОЗУ;
п тый элемент 22 задержки предназначен дл обеспечени четкого выполнени предыдущей операции, а потенциал на выходе обеспечивает те же операции, только с содержимым регистра 11 второго перехода, в котором хранитс адрес выполн емой команды программы (72), и этот адрес будет записан в блок 12 последующему адре- су, ..
Из описанного видно, что при каж- дом неравенстве двух последователь- ных адресов команд программы в блок 12 записываютс адреса (откуда и куда ) выполн емых команд и вне зависимости относ тс команды к одной или разным программам. Так продолжаетс до тех пор, пока программа не остановитс или работу ЭВМ остановит
Q 5 20 5 о
0 5
5
0
5
оператор. В этих случа х счетчик 14 адресов не переполнен и оператор может приступить к следующим режимам работы устройств. В случае, когда счетчик 14 адреса переполн етс , так как по вл етс сигнал в старшем разр де , который поступает на управл ющий выход 32 и поступающий на ЭВМ в виде сигнала вектора прерьшани с конкретньот адресом по которому включаетс соответствующа программа реакции, вкхшнивающа программа обнул ет регистр 1 режима, что приводит к сн тию потенциала с шестого элемента И 16 и блокировке элементов , участвующих в данном режиме работы .
Запрос о Количестве информации в блоке 12 пам ти,
На информационный вход 28 устройства поступает код 0010, а на управл ющий вход 30 - потенциал, по которому производитс запись кода 0010 в регистр 1 режимов. Это означает, что на втором выходе регистра 1 режимов по вилс потенциал, который поступает на управл ющий второй вход второго коммутатора 13 и подключает информадаонный выход счетчика 14 адреса к информационному входу регистра 15 выходной информации. Устройство готово дл вывода счетчика 14 адреса в ЭВМ. Приход потенциала с уп- равл юс1его входа 31 Обращение к регистру выходной информации через элемент 27 задержки и управл ющий вход регистра 15 выходной информации обеспечивает запоминание выходной информазщи, что означает по вление счетчика 14 адреса на информационном вьпсоде 34 устройства.
Обнуление счетчика адресу ОЗУ.
На информационный вход 28 устройства поступает код 1000, а на управ- л юшд й вход 30 потенциал, по которо- 1чу производитс запись кода 1000 в регистр 1 режимов. Это означает, что на четвертом выходе регистра 1 режимов по вл етс потенциал, который поступает на вход Сброс счетчика 14 адреса, что приводит к обнулению последнего.
Считывание информации из блока
ОЗУ.
На информационный вход 28 устройства поступает код 0100, а на управл ющий вход 30 - потенциал, по
7
которому производитс запись кода 0100 в регистр 1 режимов. Это означает , что на третьем выходе ре-, гистра 1 режимов по вл етс потенциал , который поступает на управл ющий первый вход второго коммутатора 13,коммутиру информационный выход блока 12 к регистру 15 выходной информации , и на вход элементам 26,подготалива его к работе в данномрежиме.Значение счетчика 14 адреса по начальной установке равно нулю. Устройство готово к считыванию (выводу) информации из блока 12 на информа- ,ционньй выход 34 устройства.; Последовательность потенциалов, поступающих с управл ющего входа 31, синхронизирует работу устройства в данном режиме. Потенциал поступает на управл ющий .вход Считывание блока 1 а так как на адресном входе блока 12 уже имеетс значение адреса (в начальном состо нии это нулевой адрес ) , то на информационном выходе блока 12 по вл етс информаци , котора проходит через второй коммутатор 13 и поступает на вход регистра выходной информации. По.тенциал через подготовлеиньш элемент И 26 поступает на счетный вход счетчика адреса, тем самым увеличивает значение содержимого счетчика 14 адреса на два, что вл етс формированием адреса к следующему циклу считывани информации из бдока 12, а также потенциал через седьмой элемент 27 задержки по(;:тупает на управл ющий вход регистра 15 выходной информации . Элемент 27 задержки предназначен дл четкого формировани выходной информации, в блоке 12 и поступлени ее на вход регистра выходной информации.
Временные диаграммы (фиг.2-4) по сн ют работу устройства в режимах начальной установки и трассировки программы. В качестве примера адрес имеет 6 разр дов, а устройство разработано на 16-разр дный адрес.
Технико-экономическое преимущество предлагаемого устройства по сравнению с известным состоит в значительном сокращении времени отладки программы.
Claims (1)
- Формула изобр е тениУстройство дл отладки программ, содержащее счетчик команд, схему1015202546100 . 8сравнени , регистр переходов, первый и второй элементы И, первый, второй и третий элементы задержки, отличающеес тем, что, с 5 целью сокращени времени .отладки, в устройство введены регистр режимовj п ть элементов И, регистр выходной информации, счетчик первого перехода, первый и второй коммутаторы, счетчик адреса, блок оперативной пам т 1, три элемента ИЛИ, четвертый, п тый, шестой и седьмой элементы задержки, причем информационный вход устройства соединен с информационным входом .регистра режимов, с первыми входами первого и второго элементов И, выход второго элемента И соединен с первым входом схемы сравнени и первым входом третьего элемента И, информационный выход счетчика команд соединен с первым входом четвертого элемента И, выход которого соединен с вторым входом схемы сравнени , выход неравенства которой соединен с первым входом первого элемента ИЛИ, с вторым входом третьего элемента И, первым входом п того элемента И, через .первый элемент задержки - с вторым входом первого элемента И и через второй элемент задержки - со счетным входом счетчика первого перехода, выход равенства схемы сравнени сое- динен с вторым входом первого элемента ИЛИ, выход которого- через третий 35 элемент задержки соединен со счетным входом счетчика команд, первый,вто- рой, третий и четвертый выходы регистра режимов соединены соответственно с первым входом шестого элемен- 40 та И, с входом начальной установки счетчика адреса, с первым и вторым управл ющими входами первого -коммутатора , четвертый выход регистра режимов соединен с первым входом седьмого 45 элемента И, вход разрешени считывз ни устройства соединен с вторым входом седьмого элемента И, с входом считывани блока оперативной пам ти и через четвертый элемент задержки - 50 с входом считывани регистра выходной информации, выход которого вл етс выходом отлаживаемой программы устройства, входы выбора режима и обращени блока оперативной пам ти 55 соединены соответственно с входом записи регистра режимов и вторым входом шестого элемента И, выход которого соединен с вторыми входами309Второго и четвертого элементов И, вход выборки счетчика команд соедине с вторым входом первого элемента И, выход четвертого элемента И соединен с вторым входом схемы сравнени и с вторым входом п того элемента И, выход которого соединен с информационным входом счетчика первого перехода , выход третьего элеме.нта И соединен с информационным входом ре- гистра переходов, информационные выходы регистра переходов и счетчика первого перехода соединены соответственно с первым и вторым информационными входами второго коммутато- pa, выход которого соединен с информационным входом блока оперативной пам ти, выход неравенства схемы сравнени через п тьй элемент задержки соединен с первым управл ющим входом второго коммутатора, с пер10вьши входами второго и третьего элементов ИЛИ и через шестой элемент задержки - с вторым управл ющим вхо- .дом второго коммутатора и с вторыми входами второго и третьего элементов ИЛИ, информационный выход счетчика адреса соединен с адресным входом блока оперативной пам ти и первым информационным входом первого коммутатора , выход которого соединен с информационным входом регистра выходной информации, информационный выход блока оперативной пам ти и выход переполнени счетчика адреса соединены соответственно с вторым входом первого коммутатора и выходом окончани записи устройства, вы-, ходы седьмого элемента И и третьего элемента ИЛИ соединены со счетныу входом счетчика адреса .Задер. J9 бь/л. И5Рег первогопере дода ПВл2Х°ь §|1I ГУпр,8д.2бд.7пр 8х.1Вых.ВтАод ИбЗадер 20о. 15. Ч;Г1|(J кЗадер 21Задер. 22 Выход НЛИ2д Выход или 24Задер. 25 - Счетчик адреса ОЗУ /V Запись ОЗУ - Мнформ.Вк, - ОЗИФ(г.Редактор Н.ТупицаСоставитель И.СигаловТехред Н.Бонкало Корректор С, Шекмар4002/42Тираж 671 Подписное ВНИИПИ Государственного ко1 1итета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие,, г.Ужгород, ул.Проектна , 4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843832526A SU1246100A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл отладки программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843832526A SU1246100A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл отладки программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1246100A1 true SU1246100A1 (ru) | 1986-07-23 |
Family
ID=21154297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843832526A SU1246100A1 (ru) | 1984-12-25 | 1984-12-25 | Устройство дл отладки программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1246100A1 (ru) |
-
1984
- 1984-12-25 SU SU843832526A patent/SU1246100A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1070550, кл. G 06 F 9/46, 1982. Авторское свидетельство СССР № 763900, кл. G 06 F 11/00, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4453093A (en) | Multiple comparison circuitry for providing a software error trace signal | |
SU1246100A1 (ru) | Устройство дл отладки программ | |
SU1343418A1 (ru) | Устройство дл контрол хода программ | |
SU1689955A1 (ru) | Устройство дл отладки программ | |
SU1221666A1 (ru) | Устройство дл обмена информацией между цифровой и аналоговой вычислительными машинами | |
SU1317436A1 (ru) | Устройство дл обслуживани запросов | |
SU1341636A1 (ru) | Устройство дл прерывани программ | |
SU1490676A1 (ru) | Микропрограммное устройство управлени | |
SU1339569A1 (ru) | Устройство дл формировани сигнала прерывани при отладке программ | |
SU972494A1 (ru) | Устройство дл управлени вводом-выводом информации | |
SU1295408A1 (ru) | Устройство дл накоплени и обработки информации | |
SU1254482A1 (ru) | Устройство дл формировани адреса команд | |
SU1363221A1 (ru) | Устройство дл отладки программ | |
SU1295402A1 (ru) | Устройство дл отладки программ | |
SU1251087A1 (ru) | Устройство дл отладки программ | |
SU1234839A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1166122A1 (ru) | Устройство дл отладки программ | |
SU1552189A1 (ru) | Устройство дл контрол программ | |
SU1683019A2 (ru) | Устройство дл отладки программ | |
SU1511750A1 (ru) | Устройство дл отладки программ | |
SU583434A1 (ru) | Микропрограммное устройство управлени | |
SU1213485A1 (ru) | Процессор | |
SU1425683A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
SU1238035A1 (ru) | Устройство дл программного управлени | |
SU1363219A1 (ru) | Устройство дл отладки программно-аппаратных блоков |