SU1290285A1

SU1290285A1 - Устройство дл управлени энергопотреблением микропроцессорной системы

Info

Publication number: SU1290285A1
Application number: SU853932991A
Authority: SU
Inventors: Борис Георгиевич Никифоров
Original assignee: Научно-исследовательский институт прикладной геодезии
Priority date: 1985-07-17
Filing date: 1985-07-17
Publication date: 1987-02-15

Abstract

Изобретение относитс к области вычислительной техники, в частности к микропроцессорным системам сбора данных с батарейным электропитанием, и может найти применение в портативной аппаратуре регистрации цифровой информации в полевых услови х. Целью изобретени вл етс сокращение аппаратурных затрат устройства. Цель достигаетс тем, что в устройстве, содержащем счетчик, дешифратор адреса, элемент И, генератор импульсов и триггер, выход и вход сброса счетчика подключены соответственно к шине запроса пр мого доступа к пам ти микропроцессорной системы и шине системного сброса микропроцессорной системы. 2 ил. $ (Л ю со о |С СХ) ел

Description

Изобретение относитс к вычислительной технике, в частности к микропроцессорным системам (МП-системам) сбора данных с батарейным электропитанием, и может найти применение в портативной аппаратуре регистрации цифровой информации в полевых услови х.

Цель изобретени - сокращение аппаратурных затрат устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок-схема микропроцессорной системы.

Устройство содержит (фиг. 1) блок 1 управлени и шины 2, 3 и 4 адреса, данных и синхронизации вывода (данных) из микропроцессорной системы (управлени ). Адресный, информационный и синхронизирующий входы блока 1 управлени подключены соответственно к входным шинам 2, 3 и 4 адреса, данных и синхронизации вывода данных из МП-системы. Выход блока 1 управлени соединен с входом ТПД 5 (шиной запроса пр мого доступа к пам ти) микропроцессора МП-системы, инициирующим режим пр мого доступа к пам ти (режим «Захват шин). Вход сброса блока 1 подключен к шине 6 системного сброса, сигнал на которой формируетс при начальном запуске системы, или по инициативе оператора с системного пульта.

Блок I управлени содержит счетчик 7, генератор 8 импульсов, триггер 9, элемент И 10 и дешифратор 11 адреса.

При необходимости вместо дес тичного счетчика может быть использована комбинаци из двоичного счетчика и дешифратора требуемой разр дности.

Устройство подключено к МП-системе (фиг. 2), котора включает микропроцессор 12, представл ющий собой совокупность арифметико-логического устройства и микропрограммного блока управлени , посто нное запоминающее устройство (ПЗУ) 13, предназначенное дл хранени выполн емых МП-системой программ, оперативное запоминающее устройство (ОЗУ) 14, служащее дл хранени и накоплени измен ющихс данных, интерфейс 15 ввода-вывода (ИВВ), один или несколько, служащий дл св зи МП-системы с внещними устройствами (датчиками, пультом управлени , исполнительными устройствами и т. п.).

ОЗУ 14, ПЗУ 13 и ИВВ 15 соедин ютс с микропроцессором 12 с помощью системы общих щин адресной шины (ША) 2, служащей дл обращени к определенной чейке пам ти запоминающих устройств или к ИВВ 15, двунаправленной шины 3 данных (ШД) предназначенной дл пересылки информации между микропроцессором 12, пам тью и ИВВ 15, и шины синхронизации и управлени (ШУ), обеспечиваюшей необходимое направление и синхронизацию пересылки данных.

5

Устройство работает следующим образом. В исходном состо нии МП-система и блок 1 привод тс сигналом «Сброс, вырабатываемым средствами системы по входу 6

системного сброса. Счетчик 7 переводитс в нулевое состо ние и сигнал ТПД на выходе блока 1 отсутствует. Микропроцессор 12 приступает к выполнению программы, хран щейс в ПЗУ 13.

По выполнению первого фрагмента ос новной программы, реализующей основную функцию данной МП-системы (например, сбор данных с датчиков, их обработку и выдачу управл ющих сигналов на внешние устройства), на шине 2 выставл етс адс рес блока 1, что приводит к по влению на выходе дешифратора И «1, подготавливающей к работе элемент И 10. Па шине 3 формируетс код выдержки времени и выдаетс сигнал «Вывод, по которому производитс запись кода с шины 3 в счетчик

0 7 и вклю чение триггера 9. Достоверность записи кода в счетчик 7 обеспечиваетс за счет того, что непосредственно перед записью все триггеры счетчика 7 наход тс в состо нии «О. В результате записи кода в счетчик 7 на его нулевом выходе по вл етс сигнал ТПД, который сохран етс на нем до окончани временного интервала , формируемого блоком 1.

Поступление сигнала ТПД на вход инициации режима пр мого доступа к пам ти микQ ропроцессора 12 вызывает прекращение выполнени текущей программы, останов и переход его в статическое состо ние. При этом вс информаци , необходима дл продолжени выполнени программы, сохран етс во внутренних регистрах микропроцессора 12.

Потребл ема МП-системой мощность в данном случае уменьшаетс , поскольку существует разница между мощностью, потребл емой в динамическом и статическом режимах дл МП-систем, выполненных по КМОП-технологии.

0 В статическом состо нии МП-система находитс в состо нии ожидани , сохран всю информацию дл последующего выполнени работ по заданной программе, в течение времени, определ емом работой блока 1, заключающейс в следующем.

Включение триггера 9 сигналом с выхода элемента И 10 приводит к запуску генератора 8. Импульсы с выхода генератора 8 поступают на счетный вход счетчика 7 и переключают его до тех пор, пока он

Q вновь не установитс в состо ние с высоким потенциалом на выходе «О, что означает сн тие сигнала ТПД с выхода блока 1.

Количеством импульсов, сформированных генератором 8 до этого момента, опреде5 л етс выдержка времени, по истечении которой МП-система начинает продолжение программы с того места, на котором она была прервана.

Момент окончани перерыва в работе микропроцессора 12 может определ тьс не только работой счетчика 7, но и нажатием кнопки вручную оператором. При этом счетчик 7 принудительно устанавливаетс в нулевое состо ние независимо от числа поступивших на его вход импульсов с выхода генератора 8.

Claims

Формула изобретени

Устройство дл управлени энергопотреблением микропроцессорной системы, содержащее дешифратор адреса, вход которого подключен к входу устройства дл подключени к шине адреса микропроцессорной системы, элемент И, первый вход которого подключен к входу устройства дл подключени к шине синхронизации вывода

/7иггиуиие

ША

7

У

В Cuc.TefiHbiH с. рос

4

микропроцессорной системы, а второй вход- к выходу дешифратора адреса, генератор импульсов, триггер и счетчик, выход и информационный вход которого подключены соответственно к входу сброса триггера и входу устройства дл подключени к шине данных микропроцессорной системы, вход разрешени записи счетчика соединен с выходом элемента И и установочным входом триггера, выходом подключенного к входу генератора импульсов, выход которого соединен со счетным входом счетчика, от- личающеес тем, что, с целью сокращени аппаратурных затрат устройства, выход счетчика вл етс выходом устройства дл подключени к шине запроса пр мого доступа к пам ти микропроцессорной системы , а вход сброса - к шине системного сброса устройства.

п.

10

11

R

С

8

.1

/7 ffr7Cff Ue

NX

f

ЛЛ

7 V /ч

лл

W

S. / ч

12

б CucmeJUHbfi

-й/

Сдрос

V

VL

fftr/Sff