SU746504A1 - Устройство дл определени экстремальных чисел - Google Patents

Устройство дл определени экстремальных чисел Download PDF

Info

Publication number
SU746504A1
SU746504A1 SU782604511A SU2604511A SU746504A1 SU 746504 A1 SU746504 A1 SU 746504A1 SU 782604511 A SU782604511 A SU 782604511A SU 2604511 A SU2604511 A SU 2604511A SU 746504 A1 SU746504 A1 SU 746504A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
register
output
comparison circuit
registers
Prior art date
Application number
SU782604511A
Other languages
English (en)
Inventor
Генрих Александрович Лактионов
Нина Ивановна Ласточкина
Original Assignee
Предприятие П/Я Г-4173
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4173 filed Critical Предприятие П/Я Г-4173
Priority to SU782604511A priority Critical patent/SU746504A1/ru
Application granted granted Critical
Publication of SU746504A1 publication Critical patent/SU746504A1/ru

Links

Landscapes

  • Complex Calculations (AREA)
  • Pulse Circuits (AREA)

Description

1
Изрбретение относитс  к автоматике и вычислительной технике и может быть использогайо в различных вычислительных устройствах, в частности , в устройствах дл  обработки цифровых данных.
Известно устройство дл  определени  экстремальных чисел, содержащее блок запуска, регистры с подключенНЫ-.Q ми к ним различными дешифраторами, , на выходе которых фиксируетс  искомое число и адрес этого искомого числа 1.
Недостатком этого устройства  вл етс  то, что облада  высоким быст- 5 родействием,это устройство при достаточно большом множестве сравниваемых чисел сложно,так как количество регистров в этих устройствах равно мно- « жеству сравнива емцх чисел,среди которых отыскиваетс  экстремальное значение .
Наиболееблизким техническим решением к предложенному  вл етс  уст- «г ройство дл  определени  экстремаль-. ных чисел, содержащее регистры, элементы И, ИЛИ, триггер, элементы за .держки, счетчик, схему сравнени , формирователь одиночных импульсов.
причем перва  входна  шина устройства соединена с первыми входами первого и второго элементов И, выходы которых подключены ко входам первого и второго регистров соответственно, выходы которых соединены со входами первого элемента ИЛИ, выходы первого , второго и третьего регистров подключены к информационным входам схемы сравнени , вход управлени  которой соединен с выходом второго элемента ИЛИ, первый вход которого подключен ко второй входной шине убтройства/ а второй вход второго элемента ИЛЙ соединен с выходом формировател  одиночных импульсов, вход которого подключен к выходу дешифратора, информационные входы которого соединены с выходом счетчика, а вход управлени  подключен к третьей входнойщине устройства, выходы счетчика прдгключены к /ин 5 ормационным вхо9эм че ёертого регистра. В этом устройстве код нового числа пЬстуйает через схемы совпадений на регистры приема чисел , а тактовый импульс сопрово енй  числа поступает на схему сравнени , где производитс  сравнение заданного числа с числами, наход щимис  в р 746504 гистрах приема чисел. То число, кото рбе отстоит дальше от эаданногочис ла , сбрасываетс , и тактовый импульи Через линию задержки переписывает в освобождённый регистр код нового чис ла с выходов схем совпадени . В результате на одном из регистров приема чисел всё врем  находитс  то число из множества чисел, поступивших на вход VcTj.jo ftcTBa, значение которого ближе всего к заданному числу 2 Недостатком этого устройства  вл  етс  недостаточные функциональные во можности, так как оно не позвол ет определ ть номер числа, имеющего экстремальное значение. Между тем, во многих вычислительных устройствах, особенно при работе с оперативными запоминающими устройствам необходим йа иксировать адрес числа, имеющего экстремальное значение. Целью изобретени /  вл етс  расшир ние функцирнальных возможностей за счет определени  адреса экстремального числа. Поставленна  цель достигаетс  тем что в, устройстве первый выход схемы сравнени  соединен с первым вХЬдом тр етьего эл:емента И, управл кадим вхо первого регистра и через первый элемент задержки - со вторым входом первого элемента И, с первым входом т эётьего элемента ИЛИ и входом установки в нулевое состо ние триггё ipS7 второй выход схемы сравнени  под ключен к первому входу четвертого элемента И, к управл ющему входу вто рого регистра и через второй элемент задержки ко второму входу второго , элемента И, ко второму входу третьего лёмента ИЛИ и ко входу установки is бдиничнре состо ние триггера, пр мой и инверсный выходы которого сое дйнёны со вторыми входами третьего и четвёртого элементов И соответственно , выходы которых подключены ко входам четвертого элемента ИЛИ,,выхо которого соединен с упра;вл ющим входом четвертого регистра, выход греть его элемента ИЛИ подключен ко счетШка. : ;, 7 . Функциональна  схема устройства Представлена на чертеже. .,,.,,.;... Устройство содержит регистры прие ма 1,2 и 3, схему 4 сравнени , элементы 5 и б И, элементы 7 и 8 задержки ,, элемент 9 ИЛИ , счетчик 10, дешифратор 11, формирователь одиночного импульса 12, регистр 13, триггер 14, элементы 15 и J6 И, элементы 17, 18 и 19 ИЛИ, входные шины 20, 21, 22,. выходные шины 23 и 24. Устройство работает следующим образом . Перед началом работы регистры 1 и 2, триггер 14 и счетчик 10 нахоД Т& Ш нулевом состо нии. На дейифратор 11 со ВХОД& устройства подаетс  Код Числа, равного множеству срав HHBaeNbix чисел. В регистр, 3 записано число, ближайшее значение к которому следует выбрать из множества чисел , поступающих йа элементы 5 и 6 И. Бели в регистре 3 записан нулевой код, то из множества чисел определ етс  минимальное число, если же в регистре 3 записан код числа 2«г- 1 (га - число разр дов регистра), то из множества чисел определ етс  максимальное число. При поступлении тактЪвого имПульса по входной шине 21 через элемент 19 ИЛИ на схему 4 сравнени  производитс  сравнение чисел, наход щихс  в регистрах 1 и 2, с числом; записанным в регистре 3. Если число, записанное в регистре 3, ближе к числу, записанному в регистре 1, чем. к числу, наход щемус  в регистре 2, то сигнал с выхода схем 4 сравнени  сбрасывает в нулевое состо ние регистр 2 и, пройЬ  элемент задержки 8, перезаписывает в регистр 2 новое число через элемент б И. Если число, записанное в регистре 3, ближе к числу в регистре 2 или в регистрах 1 и 2 записано одно и то же число, то си.гнал с выхода схемы 4 сравнени  сбрасывает в нулевое состо ние „регистр 1 и, пройд  элемент 7 задержки,перезаписывает в регистр 1 KOjg со входа устройства через элемент 5 И. При определении максимал1ьного чис;; ла из множества чисел и адреса этого числа устройство работает следующим образом. В регистре 3 записан код 11...1, регистры 1 и 2, Триггер 14 и счетчик 10 наход тс  в нулевом состо нии, на дешифратор 11 подан код числа п (п число сравниваемых чисел). На входы элементов 5 и 6 И подаетс  код первого Числа из множества.чисел п, .а на схему сравнени  4 через элемент 19 ИЛИ подаетс  первый .тактовый импульс. Так как в регистрах 1 и 2 записан одинаковый нулевой код, то схема 4 сравнени  выдает сигнал сброса на регистр 1, этот сигнал поступает также на элемент 15 И, второй вход которого подключен к единичному выходу триггера 14 так как триггер 14 находитс  в нулевом состо нии, сигнал не проходит Через элемент 15 И и элемент 17 ИЛИ. Затем этот сигнал проходит через элемен ; 7 задержки и переписывает кбД со входа устройства через элемент И 5 в регистр Г. С выхода элемента 7 задержки этот сигнал пэДаетс  также на вход установки в нулевое состо ние, триггера 14 и через элемент 18 ИЛИ поступает на вход счетчика 10. Затем на входы элементов 5 и 6 И подаетс  код второго числа, а на вход схемы 4 сравнени  через элемент 19 ИЛИ второй т.актовый импульс. Так как в регистре 2 записан по-прежнему нулевой код, а а регистре 1 код первого числа, то с выхода схемы 4 сравнени  поступает сигнал сброса на регистр 2, этот сигнал поступает также на элемент 16 И, подключенный к инверсному выходу триггера 14, наход щегос  в нулевом состо нии. Сигнал проходит через элемент 16 И и, пройд  затем элемент 17 ИЛИ, поступает на управл ющий вход регистра 13, в этот регистр перезаписываетс  код со счетчика 10, т.е. в данном случае число . Затем сигнал, пройд  элемент 8 задержки, установит тригге 14 в единичное состо ние и запишетс  в счетчик 10. Кроме того, этот сигнал запишет в регистр 2 код второго числа через элемент 6 И.
Третий-тактовый сигнал сравнивает первое число, записанное в регистре 1, и,второе число, записанное в регистре 2 с числом, наход щимс  в регистре 3, т.е. определ ет, какое число больше, первое или второе. Большее число остаетс  в регистре приема чисел, а на место меньшего числа .запишетс  в один из регистров приема чисел третье число. При этом, если второе число, записанйое в регистре 2,. оказалось больше первого, то науправл ющий вход регистра 13 элемент 15 И и через элемент 17 ИЛИ проходит сигнал, а в регистр 13 со счетчика 10 перезаписываетс  содержимое регистра 2. Если же первбе .число записанное в регистре 1,больше второго числа, то импульс не проходит через элемент 16 И на вход регистра 13 поэтому его состо ние не изменитс , т.е. в регистре 13 остаетс  по-прежнV записано первое число. В счетчике
10после прохождени  третьего тактового ригнала будет записано третье число. По четвертому тактовому сигналу сравниваетс  третье число с наибольшим из первых двух чисел и т.д Последний же тактовый сигнал переэап шет в один из регистров 1 или 2 последнее число из множества сравниваемых чисел п. После прохождени  п тактовых сигналов в одном из регистров приема чисел будет находитьс  последнее число, а в другом регистре будет записано максимальное число из п - 1 чисел, при этом в регистре 13 записан код номера этого максимального числа из предыдущих
п - 1 чисел. В счетчике 10 будет зафиксировано число п после прохождени  п тактовых сигналов.
Когда в счетчике 10 фиксируетс  число п, которо.е совпадает с числом п , подаваемым на вход дешифратора
11со входа устройства, то дешифратор 11 выдает сигнал на .формир ователь одиночных импульсов 12, который выдает дополнительный сигнал на вход элемента 19 ИЛИ и этот дополнительный сигнал проходит на схему 4 сравнени . При этом на входы элеменТов 5 и 6 и уже не подаетс  никакого числа. Поэтому после прохождени  этого сигнала в одном из регистров 1 или 2 будет зафиксирован код этого максимального числа, а другой регист будет сброшен в нулевое состо ние. Таким образом, после (прохождени  п тактовых сигналов и дополнительного импульса, где п - число сравниваемых чисел, на выходе элемента 9 ИЛИ будет находит ьс  код максимального числа, а на выходе регистра 13 - адрес этого максимального числа. Если в регистре 3 «записать нулевой,код, то таким же образом производитс  поиск минимального числа и определ етс адрес этого искомого числа из п сравниваемых чисел.
Изобретение можно использовать в различных вычислительных системах при работе с оперативными запоминающими устройствами, где необходимо запомнить адрес числа, имеющего экстремальное значение.

Claims (1)

  1. Формула изобретени 
    Устройство дл  определени  экстремальных чисел, содержащее регистры,, элементы И, ИЛИ, триггер, элементы задержки, счетчик, схему сравнени , формирователь одиночных.- импульсов, причем перва  входна  шина устройства соединена с первыми входами первого и второго элементов И, выходы которых подключены ко входам первого и второго регистров соответственно, выходы которых соединены со входами первого элемента ИЛИ, выходы первого, второго и третьего регистров подключены к информационным входам схемы сравнени , вход управлени  которой соединен с выходом второго элемента ИЛИ, первый вход которого подключен ко второй входной шине устройства, а второй вход второго элемента ИЛИ соединен с выходом формировател  одиночных импульсов, вход которого подключен к выходу дешифратора, информационные вхоДы которого соединены с выходом счетчика, а вход управлени  подключен .к третьей входной шине устройства , выходы счетчика подключены к информационным входам четвертого ;регистра, отличающеес  , что, с целью расширени  функци5 ональных возможностей устройства за счет определени  адреса экстремального числа, в нем первый, выход схемы сравнени  соединен с первым входом третьего элемента И, управл ющим входом первого регистра и 4ej3e3 первый элемент задержки - со вторым входом первого элемента И, с первым входом третьего элемента ИЛИ и со входом установки в нулевое состо ние триггера, второй выход схемы сравнени 
SU782604511A 1978-04-17 1978-04-17 Устройство дл определени экстремальных чисел SU746504A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782604511A SU746504A1 (ru) 1978-04-17 1978-04-17 Устройство дл определени экстремальных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782604511A SU746504A1 (ru) 1978-04-17 1978-04-17 Устройство дл определени экстремальных чисел

Publications (1)

Publication Number Publication Date
SU746504A1 true SU746504A1 (ru) 1980-07-07

Family

ID=20759699

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782604511A SU746504A1 (ru) 1978-04-17 1978-04-17 Устройство дл определени экстремальных чисел

Country Status (1)

Country Link
SU (1) SU746504A1 (ru)

Similar Documents

Publication Publication Date Title
SU746504A1 (ru) Устройство дл определени экстремальных чисел
SU1566336A1 (ru) Устройство дл вывода информации
SU1290285A1 (ru) Устройство дл управлени энергопотреблением микропроцессорной системы
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов
RU1795463C (ru) Устройство дл контрол правильности выполнени последовательности команд в программе
SU1285458A1 (ru) Устройство дл ввода информации
SU1552189A1 (ru) Устройство дл контрол программ
SU805411A1 (ru) Регистр на тиристорных логическихэлЕМЕНТАХ
SU1418656A1 (ru) Коммутатор дл управлени шаговым двигателем
RU1805467C (ru) Устройство дл обслуживани запросов
SU1246107A1 (ru) Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью
SU1524056A1 (ru) Устройство дл адресации к пам ти
SU1377846A1 (ru) Устройство дл ввода информации
SU1753475A1 (ru) Устройство дл контрол цифровых устройств
RU1816326C (ru) Видеоконтроллер
SU1108438A1 (ru) Устройство дл определени экстремального числа
SU1633418A1 (ru) Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе
SU378945A1 (ru) Устройство для микропрограммного управления
SU1387004A2 (ru) Устройство дл сопр жени @ датчиков с ЭВМ
SU630645A1 (ru) Буферное запомнающее устройство
SU1504652A1 (ru) Устройство дл организации очереди
SU1462423A1 (ru) Буферное запоминающее устройство
SU1483453A1 (ru) Устройство дл формировани адреса источника запроса
SU1594548A1 (ru) Устройство дл контрол обращений процессора к пам ти
SU1605244A1 (ru) Устройство дл сопр жени источника и приемника информации