SU1246107A1 - Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью - Google Patents

Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью Download PDF

Info

Publication number
SU1246107A1
SU1246107A1 SU843828160A SU3828160A SU1246107A1 SU 1246107 A1 SU1246107 A1 SU 1246107A1 SU 843828160 A SU843828160 A SU 843828160A SU 3828160 A SU3828160 A SU 3828160A SU 1246107 A1 SU1246107 A1 SU 1246107A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
bus
trigger
register
Prior art date
Application number
SU843828160A
Other languages
English (en)
Inventor
Владимир Анатольевич Богатырев
Леонид Сергеевич Иванов
Original Assignee
Предприятие П/Я М-5308
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5308 filed Critical Предприятие П/Я М-5308
Priority to SU843828160A priority Critical patent/SU1246107A1/ru
Application granted granted Critical
Publication of SU1246107A1 publication Critical patent/SU1246107A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах. Цель изобретени  - повышение быстродействи  обмена данными между ЭВМ при подсоединении нескольких ЭВМ к магистрали. Устройство содержит счетчик символов, дешифраторы адреса и режима, четыре регистра, три триггера, п ть элементов И, три магистральных усилител , элемент задержки и узел захвата магистрали. 4 ил. ю 1 Од

Description

Изобретение относитс  к вычисли- тельной технике и может быть использовано в многомашинных вычислительных системах.
Цель изобретени  - повьшение быст- родействи  обмена данными между ЭВМ при подсоединении нескольких ЭВМ к магистрали.
На фиг. 1 представлена структурна  схема устройства; на фиг, 2 - дешиф- ратор режима; на фиг. 3 - блок-схема узла захвата магистрали; на фиг. 4 - структура многомашинной сис гемы с использованием предлагаемого устройства.
Устройство содержит (фиг, 1) счет- чик- 1 символов, первый регистр 2, дешифратор 3 адреса, узел 4 захвата магистрали, формирователи 5 и 6 импульсов , элементы И 7-11, первый триггер 12, третий триггер 13, второй триггер 14, магистральные усилители 15-1.7, второй 18, третий 19 и четвертый 20 регистры, дешифратор 21 режима ,, элемент 22 задержки, формирователь 23 импульсов. Кроме того, обоз- начены информационные шины 24 магистрали , шин:а 25 подтверждени  магистрали , шина 26 стробировани  данных магистрали , шина 27 блокировки магистрали , адресна  шина 28 магистрали, выходы 29-31 дешифратора режима, информационна  шина 32 ЭВМ, входьг 33- 35 узла захвата магистрали, выход 36 узла захвата магистрали, шина 37 . ответа ЭВМ, шина 37 запроса св зи ЭВМ.
Дешифратор 21 режима (фиг., 2) содержит схему 38 сравнени , элемент И 39j регистр 40, элемент ИЛИ 419эле- мент И 42, группу элементов И 43., Кроме торо, обозначены управл ющие входы 44 и 45 от ЭВМ дл  дешифратора, управл ющий выход 46 дешифратора.
Узел 4 захвата магистрали содержит (фиг. 3) счетчик 47, дешифратор 48 блокировки, триггер 49 останова, усилитель-передатчик 50s генератор 51 импульсов.
Многомашинна  система (фиг„ 4) со- держит ЭВМ 52 (1,2-, i, п) устройства 53 (1, 2, J, и) сопр жени .
Устройство работает следующим образом .
Перед началом передачи слова и:п:и пакета данных ЭВМ 52 - инициатор об- мена - заносит в регистр 18 адрес ЭВМ 52 - приемника, а в счетчик. 1 - начальный адрес пам ти ЭВМ 52 прием
S 0 5 о
.,
,
0
5
5
ника. После этого ЭВМ 52; заносит в
V
регистр 19 слово передаваемых данных. Дл  записи слова в регистр 18, 19 или счетчик 1 в фазе адреса ЭВМ 52( выдает первый, второй или третий адрес устройства 5, при этом (фиг,2) у дешифратора 21 режима по вл етс  сигнал на выходе схемы 38 сравнени . Запись унитарного кода в регистр 40 происходит в фазе адреса (1 на входе 45) при незан тости устройства 53i (отсутствие О на входе 32) по сигналу с выхода элемента И 42. Выдача сигнала на выходы 29-31 дешифратора 21 режима происходит по сигналу 44 сопровождени  данных через элементы И 43, При по влении сигнала на выходе 29 дешифратора 21- адреса происходит запись слова данных в регистр 18, на выходе 30 - в регистр 19, на выходе 31 - в счетчик 1. По сигналу на выходе 30 дешифратора 21 происходит установка триггера 14 в единичное состо ние, при этом на вход 32 дешифратора 21 поступает сигнал управлени  (устройство 52 зан то)5 а на узла 4 захвата магистрали - запрос захвата магистрали . После захвата узлом 4 магистрали сиГ нгшом с ее выхода 36 производитс  устан овка триггера 12, выдача . на магистраль содержимого счетчика 1 (начальный адрес пам ти ЭВМ 52j-npH- емника) и йыдача с регистра 18 адреса ЭВМ.52j-приемника. Адрес поступает на устройства 53, но только в выбранном устройстве 53 адрес может быть дешифрован.
В случае незан тости адресуемого устройства 53 (триггер 13 находитс  в единичном состо нии) сигналом с выхода элемента И 11 происходит сброс триггера 13 и запись адреса пам ти. ЭВМ 52 в регистр 2, Сигнал с выхода элемента И 11 через магистральный усилитель 16 выдаетс  на шину 25 подтверждени , который воспринимаетс  перед,аюш:им устройством через элемент И 9 , сигналом с выхода которого производитс  установка триггера 12 в исходноесосто ние,
При установке триггера 12 содержимое счетчика 1 увеличиваетс  на 1, а на выходе формировател  6 импульсов вьфабатываетс  сигнал по .которому на магистраль выдаетс  содертки- мое регистра 19 (слово данных) и через усилитель 17 сигнал сопровождени 
31
на шину 26. По заднему фронту импульса с выхода формировател  6 импульсов происходит сброс триггера 14 и через вход 34 узел 4 освобождает магистрали. Получив сигнал с шины 26 приемное устройство 53J заносит слово данных с магистрали 24 в регистр 20.
При занесении в триггер 13 прием- ного устройства 53J О на выход 37 вьщаетс  сигнал запроса на захват магистрали 32. После получени  ответного сигнала 37 от ЭВМ 52j в устройстве 53J запускаетс  формирователь 5 импульсов. Формирователи 5 и 23 импульсов последовательно вырабатывают два импульса. По первому из них производитс  выдача на шины ЭВМ содержимого регистра 2 (адрес пам ти), а по второму - регистра 20 (слово данных). По второму импульсу триггер 13 устанавливаетс  в единичное состо ние и устройство 53 готово к приему следующего слова с магистрали от ЭВМ 521 или другой ЭВМ, захватившей -магистраль.
Узел 4 захвата магистрали совокупности устройства 53 обеспечивает при наличии запросов на межмашинный обмен поочередное подключение устройств 53, выставивших запросы, к общей магистрали . Очередность подключени  задаетс  путем подключени  к входу триггера 49 соответствующих выходов дешифраторов 48. Поиск очередного устройства 53, выставившего запрос на межмашинный обмен, осуществл етс  йри наращивании содержимого счетчиков 47 всех устройств 53 при незан тости магистрали (1 на шине 27). Как только в каком-либо устройстве 53, выставившем запрос (1 на входе 33). на выходе дешифратора 48, подключенном к входу триггера 49, формируетс  сигнал, то происходит захват общей магистрали этим устройством.
Захват магистрали сопровождаетс , занесением О в триггер 49 и установкой сигнала блокировки на шине 27. По вление О на шине 27 блокирует работу генераторов 51 импульсов и, соответственно, наращивание содержимого счетчиков 47 всех устройств . 53. Разблокировка генераторов 51 происходит при установке на шине 27 1 в результате освобождени  маги- страли у пом 4.
5
6
j
д
107 .4.

Claims (1)

  1. Формула изобретени 
    Устройство дл  сопр жени  электронной вычислительной машины (ЭВМ) с магистралью, содержащее счетчик символов , первьш регистр, дешифратор адреса, три формировател  импульсов, п ть элементов И, три триггера, три магистральных усилител , причем информационные входы первого регистра соединены с информационными шинами магистрали, а выходы первого регистра - с информационными шинами ЭВМ, выходна  шина ответа которой соединена с входом первого формировател  импульсов, выход которого соединен с входом чтени  первого регистра, первый выход первого триггера соединен с первыми входами первого и второго элементов И, второй выход первого триггера через второй формирователь импульсов соединен с первым входом второго триггера, выход второго элемента И соединен со счетным входом счетчика символов, управл ющим входом первого магистрального усилител  и с первым входом третьего элемента И, второй вход которого соединен с шиной подтверждени  магистрали , ,а выход третьего элемента И соединен с первым установочным входом первого триггера, второй установочный вход которого срединен с вторым входом второго элемента И, входы дешифратора адреса соединены с адресными шинами магистрали, выход дешифратора адреса соединен с первыми входами четвертого и п того элементов И, вторые входы которых соединены соответственно с шиной стро- бировани  данных магистрали и с первым выходом третьего триггера, второй выход которого подключен к шине ЭВМ запрос св зи, первый установочный вход третьего триггера соединен с первым выходом первого формировател  импульсов, второй установочный вход третьего триггера соединен с выходом п того элемента И и с входом второго магистрального усилител ,выход которого соединен с шиной подтверждени  магистрали, выход четвертого элемента И соединен с входом записи первого регист)а, информационный выход счетчика символов соединен с информационным входом первого магистрального усилител , выход которого соединен с информационной шиной магистрали, шина стробировани  дан-
    ных которой соединена с выходом третьего магистрального усилител ,вход (Которого соединен с выходом второго формировател  импульсов, выход пер- вого формировател  импульсов соединен с входом третьего формировател  импульсов, отличающеес  тем, что, с целью повьшени  быстродействи  обмена данными, в него вве- дены второй, третий и четвертый регистры , элемент задержки, дешифратор режима и узел захвата магистрали, содеруапщй генератор импульсов, счет чик и дешифратор блокировки,триггер останова, усилитель-передатчик,причем информационные входы дешифратора режима- второго, третьего регистров и информационные выходы четвертого регистра соединены с информационной шиной ЭВМ, входы чтени  и записи второго регистра соединены, соответственно с первым выходом дешифратора .режима и с вторым входом второгб элемента И, входы чтени  - записи треть его регистра соединены соответственно с вторым выходом дешифратора режи ма и с выходом второго формировател  импульсов, входы записи-чтени  четвертого регистра соединены соответ- ственно с выходами п того элемента ;И и третьего формировател  импульсов {информационные выходы второго и третего регистров соединены соответственно с адресными и информационной
    шинами магистрали, информационный вход четвертого регистра соединен с информационной шиной магистрали,второй выход дешифратора режима соединен с вторым установочным входом второго трудггера, первый выход которого соединен с разрешаюш м входом дешифратора режима, третий выход которого подключен к группе разр дных входов счетчика символов, выход элемента задер жи соединен с вторым входом первого элемента И, второй выход второго триггера, выход второго формировател  импульсов и выход первого элемента И соединены соответственно с разрешающим входом дешифратора блокировки , с первым и вторым установочными входами триггера останова узла захвата магистрали, вход генератора импульсов которого соединен с шиной блокировки магистрали, в узле захвата магистрали выход генератора импульсов соединен со счетным входом счетчика блокировки, группа разр дных выходов которого соединена с информационными входами дешифратора блокировки, выход которого соединен с третьим установочным входом триггера останова, выход которого соединен с входом з силител - передатчика, выход которого соединен с шиной блокировки магистрали, авыход триггера остановаузла захватамагис- трапи соединен с входом элемента задержки и с вторым входом второго элемента И о
    eZ525
SU843828160A 1984-12-21 1984-12-21 Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью SU1246107A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843828160A SU1246107A1 (ru) 1984-12-21 1984-12-21 Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843828160A SU1246107A1 (ru) 1984-12-21 1984-12-21 Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью

Publications (1)

Publication Number Publication Date
SU1246107A1 true SU1246107A1 (ru) 1986-07-23

Family

ID=21152660

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843828160A SU1246107A1 (ru) 1984-12-21 1984-12-21 Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью

Country Status (1)

Country Link
SU (1) SU1246107A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 980088, кл. G 06 F 3/04, 1980. Авторское свидетельство СССР № 907536, кл. G 06 F 3/04, 1980. *

Similar Documents

Publication Publication Date Title
SU1246107A1 (ru) Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью
SU1564628A1 (ru) Устройство дл имитации отказов и сбоев ЭВМ
SU1462337A1 (ru) Устройство дл сопр жени вычислительных машин с магистралью
SU1520530A1 (ru) Устройство дл сопр жени ЭВМ с каналом св зи
SU1633418A1 (ru) Устройство управлени доступом к пам ти дл обмена массивами данных в многопроцессорной системе
SU1751776A1 (ru) Электронна вычислительна машина с пр мым доступом в пам ть
RU1835545C (ru) Устройство обмена информацией между ЭВМ и абонентами
SU1285485A1 (ru) Устройство дл сопр жени электронных вычислительных машин
SU1012235A1 (ru) Устройство дл обмена данными
SU1182534A1 (ru) Устройство для сопряжения процессора с внешними абонентами
SU1571604A1 (ru) Устройство обмена данными дл магистральной многомашинной вычислительной системы
SU1411765A1 (ru) Устройство дл сопр жени электронной вычислительной машины с общей магистралью
SU1679498A1 (ru) Устройство дл подключени источников информации к общей магистрали
RU2055392C1 (ru) Устройство последовательно-параллельного обмена
SU1647572A1 (ru) Устройство дл контрол последовательного кода
SU1443001A1 (ru) Устройство дл сопр жени электронных вычислительных машин
SU1285484A1 (ru) Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с периферийными устройствами
SU1755288A1 (ru) Устройство дл сопр жени
SU1444798A1 (ru) Устройство дл обмена данными между абонентами
SU1272357A1 (ru) Буферное запоминающее устройство
SU510952A1 (ru) Система дл сопр жени терминальных устройств с вычислительной машиной
RU1800460C (ru) Устройство дл сопр жени цифровых вычислительных машин
SU1483453A1 (ru) Устройство дл формировани адреса источника запроса
SU1439608A1 (ru) Устройство дл сопр жени @ источников информации с ЦВМ
SU1689965A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали