SU1571604A1

SU1571604A1 - Устройство обмена данными дл магистральной многомашинной вычислительной системы

Info

Publication number: SU1571604A1
Application number: SU874315495A
Authority: SU
Inventors: Владимир Ильич Гуткин; Анатолий Геннадьевич Предтеченский; Владимир Владимирович Шеремет
Original assignee: Северо-Западный Заочный Политехнический Институт
Priority date: 1987-10-09
Filing date: 1987-10-09
Publication date: 1990-06-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл построени вычислительных систем. Цель изобретени - повышение быстродействи обмена. После зан ти магистрали системы одним из устройств 2 обмена данными блок 4 управлени обменом устройства 2, захватившего магистраль, организует трансл цию адреса от передающей ЭВМ через шинный формирователь 7 и мультиплексоры 8 адреса на входы блоков 9 буферной пам ти остальных устройств 2. Таким образом осуществл етс одновременна запись данных от любой ЭВМ системы во все устройства 2. При свободной магистрали осуществл етс чтение полученных данных из блоков 9. 4 ил.

Description

ел

ОЭ

о

Јь

К ЭВМ

Шиг.1

10

315716

Изобретение относитс к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах дл обеспечени св зи с вычислительными устройствамио

Цель изобретени - повышение быстродействи обменас

На фиг 1 приведен пример многомашинной вычислительной системы с использованием устройства обмена данными; на фиг о 2 - пример функциональной Схемы блока синхронизации магистрали; на фиг о 3 - то же, блокЈ управлени Обменом; на фиг. 4 - временные диаграммы работы.

Многомашинна вычислительна система (фиг о 1) может содержать блок 1 Синхронизации магистрали, котора состоит из линий тактировани - CLK, 20 Синхронизации - SVN, зан тости - BSV, (оин данных - ВД и адреса - ВА и К устройств 2 обмена данными, где К определ етс количеством ЭВМ, подключаемых к системе 25

Устройство обмена данными (фиг. 1) содержит интерфейсный блок 3, блок 4

15

управлени обменом, счетчик 5, схему 6 сравнени , шинный формирователь 7, мультиплексор 8 адреса и блок 9 буферной пам тио

, Блок 1 синхронизации магистрали (фиго 2) содержит генератор 10 тактовых импульсов, счетчик 1lj схему 12 сравнени , переключатель 13, триггер 14, одновибратор 15, элементы И 16 и 17, передатчик 18„

Блок 4 управлени обменом (фиг„3) содержит элемент И 19,, переключатель 20, инвертирующий передатчик 21, эле- Ьент И 22, триггеры 23-30, регистр 31 элемент И 32, приемник 33.

На временных диаграммах (фиг., 4) цифры в буквенных обозначени х соответствуют К, т„е. номеру устройства обмена данными„

Устройство работает следующим образом

В любой момент устройство может находитьс в одном из трех режимов: ожидани обмена, передачи данных через магистраль и чтени данных вычислительной машиной из блока 9 буферной пам ти, расположенного в принадлежаще

ей устройстве 2« Все режимы по снены

5

по временным диаграммам, представленным на фиг. 4. В любом из трех режимов блок 1 формирует две тактовые последовательности: на линии CLK синхро0

0 5

5

0

5

о

5

0

5

сигнал с посто нным периодом и на линии SVN сигнал нулевой фазы. Все циклы обмена синхронизируютс с названными сигналами, причем любые из К устройств 2 обмена данными могут захватить магистраль дл передачи данных только в той фазе, котора имеет номер , соответствующий номеру устройства 2„ Сигнал нулевой фазы SVN обеспечивает синхронизацию блоков 4 всех устройств 2о Лини BSV используетс только в режиме передачи данных и служит дл индикации состо ни Канал передачи зан т, В режиме ожидани сигнал на линии BSV имеет уровень, соответствующий состо нию Канал передачи данных свободен.

Режим передачи устанавливаетс после возникновени запроса на передачу данных в любой из вычислительных машин . На фиг, 4 приведен пример передачи данных от вычислительной машины, подключенной к устройству 2 с номером 2 о Запрос на передачу данных из интерфейсного блока 3 устройства 2 передаетс в блок 4, где он фиксируетс в триггере 23 (сигнал сц-2) „

В фазе с номером 2 при условии незан тости канала передачи данных блок 4 занимает магистраль, устанавлива низкий уровень на линии BSV. С момента зан ти канала счет фаз в блоке 1 (фиго 2) и в счетчиках 5 всех устройств 2 прекращаетс до завершени цикла передачи данных, который продолжаетс в течение фаз 2-1, 2-2, 2-3 в рассматриваемом варианте устройства 2„ Собственно процедура обмена и формируемые в ее ходе реализации сигналы представлены на фиг. 4. Запрос (сигнал Л) возникает к моменту, когда данные и адрес уже выставлены на выходе интерфейсного блока 3 устройства 2. При наличии запроса на передачу данных (сигнал Л) и совпадении фазы на линии CLK с номером устройства 2t, выставленном на переключателе 20, триггером 24 (сигнал Г) через передатчик 21 блокируетс лини BSV0 Низкий уровень на линии BSV запрещает счет фаз в блоке 1 синхронизации магистрали, после чего начинаетс цикл передачи данных. В этом цикле обеспечиваетс разрешение передачи адреса и данных по сигналу 2, переключение мультиплексоров 8 адреса всех остальных устройств 2 на прием адреса с шины адреса магистрали , запись данных в блоки 9 всех

55Г

CLK

Фиг. 2

Claims

Формула изобретения

Устройство обмена данными для магистральной многомашинной вычислительной системы, содержащее интерфейсный блок, вход-выход обмена с машиной которого является одноименным входомвыходом устройства, блок управления обменом, вход и выход управления приемом-передачей которого соединены с одноименными выходом и входом интерфейсного блока соответственно, схему 35 сравнения, первый информационный вход которого является входом задания номера устройства, а выход признака сов падения соединен с входом разрешения обмена блока управления обменов,счетчик, выход которого соединен с вторым информационным входом схемы сравнения , счетный вход, вход блокировки и вход начальной установки счетчика соединены с входом тактирования, вхолом-выходом признака занятости и входом синхронизации блока управления обменом и являются входами устройства для подключения к линиям тактирования, занятости и синхронизации магистрали системы соответственно, о т л и чающее ’'с я тем, что, с целью повышения быстродействия обмена, в него введены блок буферной памяти, мультиплексор адреса и шинный формирователь, выхода которого являются выходами устройства для подключения к шинам адреса и данных магистрали системы, информационные входы шинного формирователя соединены с выходами адреса и данных интерфейсного блока, выход адреса которого и вход устройства для подключения к шине адреса магистрали системы соединены с первым и вторым информационными входами мультиплексора япреса, выход которого соединен с адресным входом блока буферной памяти, ин~ формационные вход и выход которого соединены с входом устройства для подключения к шине данных магистрали системы и к входу данных интерфейсного блока соответственно, управляющие входы шинного формирователя, мультиплексора адреса и блока буферной памяти подключены к соответствующим выходам блока управления обменом.

Фие.2