SU736086A1 - Устройство дл сопр жени - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах дл сопр жени  ЦВМ с внешними устройства ми. Известны устройства дл  обмена данными управл ющей вычислительной машины с периферийными устройствами , содержащие регистр обмена,соединенный с периферийными регистрами двухсторонней св зью, блок выбора приоритета, первый выход которого соединен с первым входом блока упра лени , второй выход и первый входподключены соответственно ко входай и выходам периферийных устройств, соединенных выходами со входами соответствующих периферийных регистро второй вход блока управлени  соединен с выходом центрального процессора , коммутатор, перва  группа входов которого подключена к первому выходу блока управлени , втора  к выходам периферийных-устройств, а выход к управл ющему входу регистр обмена, соединенного двухсторонними информационными св з ми с центральны процессором, причем первый выход блока выбора приоритета подключен к первым управл ющим входам централь него процессора и коммутатора, вторые управл ющие входы которых соединены со вторым выходом блока управлени , второй вход блока выбора приоритета подключен к выходу центрального процессора 1. Недостаток этих устройств состоит в ограниченных функциональных возможност х , что исключает одновременный обмен данными нескольких внешних устройств (абонентов) с процессором о бме на. Наиболее близким к данному по сущности технического решени   вл етс  устройство дл  сопр жени  процессора с устройствами ввода-вывода, содержащее регистр запросов и регистр маски, подключенные выходами соответственно с первым и вторым входами блока анализа приоритетов,блок управлени  и синхронизации, соединенный первым выходом с регистром св зи с процессором, выход которого подключен ко ВХО.ЦУ регистра маски, а вторым выходом - с третьим входом блока анализа приоритетов, подканалы абонентов., подключенные первыми входами и выходами к соответствующим выходам и входам блока анализа приоритетов , вторыми, третьими и четвертыми входами - соответственно к третьему выходу блока управлени  и синхронизации, второму и третьему выходам регистра св зи с процессором а вторыми и третьилта выходами - к соответствующим входам выходного блока данных и выходного блока адреса , причем каждый подканал абонента содержит, управл емый счетчик тактов, соединенный выходом со входом формировател  управл ющих сигналов, выход которого подключены соответственно к управл ющим входам регистра управл ющих слов, регистра записи и регистра чтени .

Недостаток указанного устройства заключаетс  в его сложности, что обуславливает низкую надежность устройства .

Цель изобретени  - упрощение устройства .

Поставленна  цель достигаетс  тем, что в устройство, содержащее подканалы аеЗонентов, блок приоритетов , блол синхронизации, регистр обмена , первые вход и выход которого  вл ютс  соответственно информационным входом и выходом устройства и блок управлени  обменом, первые вход и выход которого  вл ютс  соответственно управл ющими входом и выходом устройства, вторые вход и выход подключены соответственно к первому выходу и входу блока синхронизации, а Второй и третий выходы - соответственно к первому входу подканалов абонентов и управл ющему входу блок приоритетов, входы запросов и выходы разрешени  которого соединенк соответственно с первыми выходами и Вторыми входами соответствующих подканалов абонентов, введены регистр готовности программы, подключенный информационныгли входом и выходом соответственно ко вторым выходу и входу регистра обмена, управл ющем входом - к четвертому выходу блока синхронизации, а управл ющими выходами к третьим входам соответ|:л:вующих подканалов абонентов, коммутатор информации и блок контрол  по модулю, соедатненный первым входом и выходом соответственно с третьими выходом и входом регистра обмена, а вторым и третьим входами соответственно с третьим выходом блока управлени Обменом и п тым выходом блока синхронизации, шестой выход.которого подключен к управл ющему входу коммутатора информации, информационные вход и выход которог соединены соответственно с четвертыми выходом и входом регистра обмена подключенного п тым входом к четвертому выходу блока управлени ; обменом , а входы к выходы группы информационных входов и выходов и входы группы адресных входов - соответственно с четвертыми входами,

вторыми и третьими выходами соответствующих подканалов абонентов, а также тем, что подканал абонента содержит регистр служебных сигналов., соединенный входом и выходом соот„ ветств.енно с первыми выходом и вхо- дом узла управлени , комг утатор типа передачи, соединенный первыми входом и выходом соответственно с первыми выходом и входом регистра обмена - подканала, вторые вход и выход которого  вл ютс  соответственно четвертым входом и вторым выходом подканала , элемент И, первый вход которого  вл етс  третьим входом подканала , а выход соединен со вторым 5 входом узла управлени , третий и четвертый выходы которого соединены соответственно со вторым входом KONiMyTaTopa типа передач и третьим входом регистра обмена подканала, а 0 п тый и шестой - соответственно с третьим выходом подканала и входом триггера готовности, выходом соединенного с первым выходом подканала, и элемент ИЛИ, входы.которого  вл 5 ютс  соответственно первым и вторым входами подканала, а выход соединен со ВТОРЫМ входом элемента И.

На фиг. 1 показана блок-схема ., стройства; на фиг, 2 - функциональ0 на  схема коммутатора информации.

Устройство содержит регистр 1 обмена, блок 2 управлени  обменом, блок 3 синхронизации, блок 4 приоритета , подканалы 5 абонентов,блок

5 б контрол , коммутатор 7 информации и регистр 8 готовности программы. Каждый подканал 5 состоит из регистра 9 обмена подканала, узла 10 управлени , регистра 11 служе.бных сигнаQ лов, коммутатора 12 типа передачи, триггера 13 готовности, элемента И

14 и элемента ИЛИ 15. Устройство сопр гаетс  с процессором 16 обмена и с абонентами 17 (внешними устройст в амл) .

Коммутатор 7 информации (фиг,2) содержит несколько групп элементов И 18 приема по числу подканалов 5, причем число элементов И 18 в группе

0 соответствует разр дности передаваемых подканалов слов, элементы И 19, элементы ГОШ 20, ГЕ)уппы элементов И 21 выдачи, число которых равно числу по.дканалов, а число элементов

И соответствует разр дности выдаваемого в подканал слова, элементы И 22 и 23, триггер 24 режима коммутатора , элементы 25 и 26 коммутации приема и выдачи соответственно. Устройство работает следующим

0 образом.

Процессор 16 обмена в начале работы выдает на регистр 1 команду рабочего режима, котора  рааиифровываетс  блоком 2, который запускает

5 блок 3, подготавлива  его к автономной работе по приему и выдаче информации.

Затем процессор 16 выдает значение регистра готовности программы, которое транслируетс  через регистр 1 на регистр 8, где хранитс  в течение всего времени обмена,вплоть до смены показаний регистра 8,

После записи в регистр 8 блок 3 производит пуск подканалов подачей сигнала на входы элементов ИЛИ 15. Выходной сигнал с элемента ИЛИ 15 пройдет через элемент И 14 только в случае наличи  сигнала с соответствующего разр да регистра 8 на узел 10, иницииру  начало автономной работы подканала. Далее запущенные подканалы 5 работают одновременно и независимо, выдыва  (или принима ) одно слово информации в (или из) вненего устройства в соответствии с конкретной временной диаграммой последнего.

При приеме информации от внешнего устройства коммутатор 12-под воздействием сигнала с узла 10 .открывает соответствующие цепи (параллельные или последовательные) выдачи информации на регистр 9,- а при выдаче информации во внешнее устройство открываюс  соответствующие цепи (параллельны или последовательные) приема информации от регистра 9. Выдача или прие слова заканчиваетс  установкой в единичное состо ние триггера 13 и переходом подканала 5 в состо ние ожидани  св зи с регистром 1.

Обмен информацией подканалов 5 с процессором обмена происходит в два этапа.

На первом этапе блок 3, подава  сигнал на блок 4, выдел ет номер старшего подканала из числа выставивших свои готовности. Блок 4 разрешае работу одного подканала 5, выдава  сигнсШ через элемент ИЛИ 15 и элемент И 14 на узел 10, который через соответствующий вход коммутатора 7 записывает номер этого подканала в регистр 1 с контрольными разр дами по модулю 3 в позиционном коде, т.е. с Ч в разр де и запускает блок 2 который управл ет выдачей номера/, выбранного подканала из регистра,1 по информационным шинам в параллельном коде в процессор 16. Процессор 16 по этому номеру готовит адрес буферной зоны пам ти дл  записи или считывани  слова информации.

На втором этапе происходит, собственно , г1ередача слова информации и выбранного подканала 5 в регистр 1 через коммутатор 7 илинаоборот из регистра 1 в подканал 5 через коммутатор 7. Обмен словом информации при этом, происходит в параллельном коде, причем обменом слова информации с процессорог/1 16 управл ет узел 10 и блок 3, который подачей импульсного

сигнала на коммутатор 7 производит передачу слова между регистрами 9 и,1,

Коммутатор 7 работает в двух режимах:

первый режим используетс  на первом этапе дл  передачи номера выбранного подканала в позиционном коде на регистр 1;

второй режим используетс  на втором этапе дл  передачи информации из (или в) подканал.

o

Перекл очение режима осуществл етс  выдачей импульсного сигнала из блока 3, причем импульсный сигнал на первом этапе (в режиме передачи номера) проходит через элемент И 23, так как

5 на нулевом выходе 24 имеетс  высокий потенциал, и далее на группу элементов И 19 передачи номера. Один из элементов И 19 открыт потенциальным сигналом из блока 4. Сигнал с этого элемента И 19 поступает на

0 один из входов соответствующего Элемента ИЛИ 20 и далее с выхода этого элемента записываетс  в соответствующий разр д регистра 1.

Тем же импульсным сигналом с бло5 ка 3 происходит переключение триггера 24 по счетному входу в единичное состо ние (режим коммутатора 7 дл  передачи информации).

Во втором режиме коммутатора про0 исходит передача информации подачей импульсного сигнала от блока 3 на элемент И 22, с выхода которого при приеме информации от подканала 5 сигнал поступает на управл ющие

5 входы элементов И 18. На информационные входы этих элементов поступает информаци  из подканала 5. На входы этих элементов поступает также сигнал разрешени , передаваемый потен0 циальным сигналом из блока 4 через элементы 25. С выхода элементов И 18 информаци  поступает на входы элементов ИЛИ 20 и далее в соответствующие разр ды регистра 1.

Выдача информации из регистра 1

5 в подканал 5, выбранный схемой 4 приоритета, происходит при подаче импульсного сигнала с вйхода элемента И 22 на элементы И 21, на другие входы которых поступают

0 значени  соответствующих разр дов регистра 1 и сигнал разрешени , сформированный в блоке 4 и скоммутированный элементами 26.

Коммутационные элементы группы

5 приема информации 25 и выдачи 26 образуют коммутационное поле и позвол ют жестко задавать набор подканалов , работающих на прием (или выдачу) информации . Каждый подканал

0 в отдельных случа х может работать только в одном режиме (прием или выдача). Например, в режиме приема первым подканалом 5 информации от внешнего устройства 17 дл  выдачи

Claims (1)

1. 5 ее в регистр 1 элемент 25 должен бьгть замкнут, а элемент 26 - разомкнут . Блок 6 под воздействием сигнала с блока 2 производит контроль информационного слова по модулю 3 при приеме информад ии от процессора 16 и выработку контрольных разр дов по модулю 3 при передаче информации в процессор обмена. Помимо этого от блока 3 производит контроль или выработку контрольных разр дов в сло ве информации при обмене с внешним устройством, в соответствии с конкре ным типом контрол , прин тым в этом внешнем устройстве. После окончани  второго этапа цикл обмена повтор етс  в общем случае с участием другого подканала Подобный режим характерен дл  мультиплексного обмена с разделением вре мени канала между многими внешни ми устройствами и процессором обмена. Таким образом, устройство обеспечивает одновременную работу внешних устройств с процессором обмена,сокраща  при этом врем  каждого цикла обмена за счет применени  коммутатор информации и уменьшени  числа переприемов . Формула изобретени  1. Устройство дл  сопр жени ,содержащее подканалы абонентов, блок приоритетов, блок синхронизации, регистр обмена, первые вход и выход которого  вл ютс  соответственно ин формационными входом и выходом устройства и блок управлени  обменом, первые вход и выход которого  вл ют соответственно управл юц;ими входом и выходом устройства, вторые вход и выход подключены соответственно к первому выходу и- входу блока синкро заиии, второй и третий выходдл - соответственно к первому входу подк налов абонентов и управл ющему вход блока приоритетов, входы запросов и выходы разрешени  которого соединен соответственно с первыми выходами и вторыми входами соответствующих п каналов абонентов, о т л и ч а ющ е е с  . тем, что, с целью упрощ,е ВИЯ устройства, оно содержит регист готовности программы, подключенный информационными входом и выходом СО ответственно ко вторым выходу и вхо регистра обмена,- управл ющим входом к четвертому выходу блока синхронизации , а управл ющими выходами - к третьим входам соответствующих подканалов абонентов, коммутатор информации и блок контрол  по модулю, соединенный первым входом и выходом соответственно, с третьим выходом и входом регистра обмена, а вторым и третьим входами - соответственно с третьим выходом блока управлени  обменом и п тым выходом блока синхронизации , шестой выход которого подключен к управл ющему входу коммутатора информации, информационные вход и выход которого соединены соответственно с четвертыми выходом и входом регистра обмена, подключенного п тым входом к четвертому выходу блока управлени  обменом, а входы и выходы группы информационных входов и выходов и входы группы адресных входов - соответственно с четвертыми входагж , вторыми и третьими выходами соответствующих подканалов абонентов. 2, Устройство ПОП.1, отличающеес  тем, что подканал абонента содержит регистр служебных сигналов, соединенный входом и выходом соответственно с первыми выходом и входом узла управлени , коммутатор типа передачи, соединенный первыгии входом и выходом соответственно с первыми выходом и входом регистра обмена подканала, вторые вход и выход которого  вл ютс  соответственно четвертым входом и вторым выходом подканала, элемент И, первый вход которого  вл етс  третьим входом подканала , а выход соединен со вторым входом узла управлени , третий и четвертый выходы которого соединены соответственно со вторым входом коммутатора типа передач и третьим входом регистра обмена подканала, а п тый и шестой соответственно с третьим выходом подка.нала и входом триггера готовности, выходом соединенного с первым выходом подканала, и элемент ИЛИ, входы которого  вл ютс  соответственно первым и вторым входами подканала, а выход соединен со вторым входом элемента И. . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР W 524176, кл. G 06 F 3/04, 1974. 2,Авторское свидетельство СССР по за вке № 2495038/18-24, кл, G 06 Р 3/04, 1977 (прототип). /{поА(ОНОЛ(/5 Я регистру I Нподт олу 5 -I-I