SU1198529A1 - Устройство дл сопр жени ЭВМ с каналом св зи - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ С КАНАЛОМ СВЯЗИ, содержащее регистр сдвига, вход параллельного кода которого  вл етс  первым информационным входом устройства, счетчик битов, первый выход которого подключен к входу сброса триггера управлени , четыре элемента И, элемент ИЛИ и элемент НЕ, выходом соединенный с первым входом первого элемента И, пр мой выход триггера управлени  подключен к первому входу второго элемента И, выходом соединенного со счетным входом регистра сдвига, выход последовательного кода которого соединен с первым входом третьего элемента И, о тличающеес  тем, что, с целью расширени  класса решаемых задач , в устройство введены счетчик байтов, , блок управлени  темпом пе редачи , счетчик формировани  нулевого кода, второй элемент ИЛИ, элемент задержки и п ть элементов И, причем BCECO a ii ii ,:: . 59 ( ть.л- . . -/ EHSJJi ru;. ; выход элемента НЕ соединен с первыми входами четвертого и п того элементов И и вторым входом третьего элемента И, а вход - с входом направлени  обмена устройства, первыми входами шестого и седьмого элементов И н входом пуска счетчика формировани  нулевого кода, информационный вход триггера управлени  подключен к выходу первого элемента ИЛИ, инверсный выход - к входу пуска счетчика битов, первые вход и выход блока управлени  темпом передачи соединены сос ветственно с вторым выходом счетчика битов и вторым входом первого элемента И, второй вход - с вxo (Л дом подтверждени  приема устройстС ва и входом сброса счетчика байтов, первый и второй выходы которого соединены соответственно с третьим входом первого элемента И и выходом сиихронизацни устройства, а третий выход - с первыми входами восьмого и дев того элементов И, вторые входы которых подключены соответственно к входу сигнала сопровождени  информации устройства и второму выходу блока управлени  темпом передачи , третьи вход и выход которого соединены соответственно с выходом и информационным входом счетчика формировани  нулевого кода, четвертый вход - с выходом п того элемента И, а п тый вход - с входом синхроимпульсов устройства и синхровходами счетчика битов,триггера управлени  и счетчика формировани  нулевого кода и вторым входом второго элемента И выходы счетчика формировани  нулевого кода и выход третьего элемента И

Description

соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход параллельного кода регистра сдвига образует первый информационный выход устройства, вход записи соединен с входом записи счетчика байтов, выходом восьмого элемента И и через элемент задержки - с выходом подтверждени  получени  информации устройства, вход последовательного кода регистра сдвига соединен с вторым информационным входом устройства и вторыми входами п того и седьмого элементов И, выходы первого и седьмого элементов И подключены соответственно к первому и- второму входам первого элемента ИЛИ, первый выход счетчика битов соединен с вторыми входами четвертого и шестого элементов И, вькор л которых подключены соответственно к вычитающему и суммирующему входам счетчика байтов, выход второго элемента ИЛИ  вл етс  вторым информационным выходом устройства, выход дев того элемента И  вл етс  выходом сигнала конца приема, причем блок управлени 

темпом передачи содержит реверсивный счетчик, два элемента НЕ, три элемента И, два элемента ИЛИ и счетчик , причем суммирующий и вь1читающий входы реверсивного счетчика соединены соответственно с выходами первого и второго элементов И первые входы которых соединены с п тым входом блока, вторые входы - соответственно с выходами первого и второго элементов НЕ, а третьи входы - соответственно с первым входом блока и входом второго элемента НЕ и с выходом первого элемента ИЛИ и входом первого элемента НЕ, первые входы первого и второго элементов ИЛИ соединены с третьим входом блока, вторые входы - соответственно с четвертым и вторым входами блока, первый вход третьего элемента И соединен через счетчик с выходом второго элемента ИЛИ, выход - с третьим выхо . дом блока, а второй вход - с вторым выходом блока и первым выходом реверсивного счетчика, второй выход которого  вл етс  первым выходом блока.

Изобретение относитс  к вычислительной технике и может найти применение в многомашинных вычислительных комплексах и сет х ЭВМ дп  св зи вычислительных машин между собой.

Целью изобретени   вл етс  расширение класса решаемых задач путем автоматического управлени  скоростью обмена с каналом св зи.

На фиг.1 приведена блок-схема устройства; на фиг.2 - функциоиальна  схема блока управлени  темпом передачи.

Устройство (фиг.1) содержит элемент НЕ 1, первый, четвертый, шестой , седьмой элементы И 2 - 5, первый злемент ИЛИ 6, триггер 7 управлени , счетчик 8 битов, счетчик 9 байтов, второй элемент И 10, регистр 11 сдвига, восьмой элемент И 12 элемент 13 задержки, п тый элемент И 14, второй элемент ИЛИ 15, третий элемент И 16, счетчик 17 формировани  нулевого кода, блок 18 управлени  темпом передачи, дев тый элемент И 19, второй информационный вход 20, вход 21 синхроимпульсов,

второй информационный выход 22,

вход 23 направлени  обмена, вход 24 подтверждени  приема, выход 25 синхронизации , вход 26 сигнала сопровождени  инфьрмации, выход 27 подт- i

верждени  полученной информации, первые информационные выход 28 и вход 29, выход 30 сигнала конца приема устройства.

Блок 18 управлени  темпом передачи (фиг.2) содержит второй элемент НЕ 31, первые элементы И 32, ИЛИ 33, первый элемент НЕ 34, второй элемент И 35, реверсивный счетчик 36, второй элемент ИЛИ 37, счетчик 38 и третий элемент И 39.

Устройство работает следующим образом.

3

в устройстве выполн етс  обмен информацией по двухпроводной линии св зи (вход 20 и выход 22) , работающей в дуплексном режиме. Устройство содержит регистр I1 сдвига, емкость которого составл ет И байтов . Дл  синхронизации работы приемника и передатчика информации используетс  треть  лини  св зи вход 21), по которой поступают от внешнего генератора синхроимпульсы, общие дл  приемника и передатчика.

Передача информации по линии св зи удовлетвор ет принципу синхронной передачи дискретных сигналов. Передак цее устройство устанавливает на своих выходах одно из двух возможных состо ний (о или l) и поддерживает его в течение заранее выбранного времен , определ емого периодом повторений синхроимпульсов, причем обратна  информационна  лини  св зи используетс  дл  управлени  темпом передачи. Управление темпом передачи основано на следующем.

В начале обмена передатчик может передавать k байтов информации, не ожида  ответа от приемника. В общем случае число k меньше или равно емкости h регистра.11. С целью обеспечени  минимального времени заполнени  регистра при данной скорости передачи число k выбираетс  таким образом, чтобы за врем  передачи k байтов подоспел ответ от приемника о получении первого байта. На каждый прин тый байт приемник отвечает по обратной линии нулевой информационной посылкой. Если за врем  передачи первых k байтов приходит ответ на первый байт, то передатчик может выдавать (k 1 -и байт, при ответе на второй - (k +2)-и байт и т.д. В то же врем  приемник может выдать нулевой ответ на каждый прин тый байт при условии, что он может прин ть на свой регистр еще k байтов. Если в буферном регистре емкость свободных мест остаетс  (k-l) и меньше байтов, то приемник прекращает передачу нулевых ответов до тех пор, покэ не поступ т в регистр байты, которые выдает передатчик под управлением предыдущих k нулевых ответов приемника. Только после ввода информации в ЭВМ и освобождени  регистра II приемник, а точнее блок 18 управлени  темпом передачи, вновь

985294

выдает по обратной линии нулевые ответы и вновь инициирует процесс передачи новых байтов.

Таким образом, обеспечиваетс  сог 5 ласование скорости каналов ввода-вывода информации сопр гаемых ЭВМ, учитываетс  зан тость или заполнение регистра устройства сопр жени .

Под нулевой информационной посыпкой далее понимаетс  такой последовательный код, у которого имеетс  единичный стартовый разр д, а остальные разр ды - информационные, контрольный и стоповый -  вл ютс  5 нулевыми.

При списании работы устройства исходим из предположени , что обмен производитс  массивами информации , количество байтов в которых 20 кратно числу h

Возможны два режима работы устройства .

Передача массива из машины в линию св зи.

5 Вычислительна  машина на входе 23 устанавливает сигнал, указьшающий направление обмена, а на входе 26 устанавливает сигнал о готовности информации на входе 29. Если 0 счетчик 9 находитс  в нулевом состо нии , означающем готовность регистра прин ть информацию с входа 29, то на выходе элемента И 12 формируетс  сигнал, который записывает информационное слово с входа 29 на регистр И, устанавливает счетчик байтов на число, равное количеству байтов, записанных в регистр 11, и одновременно этот сигнал через элемент 13 задержки поступает в ЭВМ в качестве подтверждени  о получении информации. В начале обмена блок 18 вырабатывает по первому выходу сигнал, который разре5 шает передачу k информационных посылок , где k - некоторое число, меньшее или равное объему регистра II. Если счетчик 9 находитс  не в нулевом состо нии, то сигнал разрешени  0 передачи из блока 18, проход  через элемент И 2 и элемент ИЛИ 6, устанавливает триггер 7 в единичное положение . Триггер 7 разрешает прохождение синхроимпульсов сдвига че5 рез элемент И 10 на регистр 11 и счетчик 8. Информационна  посылка через элементы И 16 и ИЛИ 15 с выхода 22 поступает в линию. С пере5

дачей стопового бита импульсом с выхода счетчика 8 триггер 7 сбрасываетс  в начальное положение, и одиовременно этот импульс, проход  через элемент ИЗ, поступает на вычитающий вход счетчика 9. Если на первом выходе блока 18 присутствует сигнал разрешени  на выдачу информации , то происходит выдача в линию следующей информационной посылки. Подтверждение на каждый выданный байт с входа 20 в виде нулевого кода через элемент И 14 поступает на вход блока управлени  темпом передачи . Если из линии не поступают подтверждени  на переданные информационные посылки, то блок 18 снимает сигнал разрешени  передачи. Если приходит подтверждение на первую информационную посылку, то блок 18 вырабатьшает сигнал, разрешающий передачу (k + О -и информационной посыпки , при получении подтверждени  на второй -(k+2)-й и т.д. Когда счетчик 9 принимает значение, равное нулю , происходит запись в регистр 11 нового слова информации, если при этом имеетс  на входе 26 сигнал о готовности информации. Если на первом выходе блока 18 присутствует сигнал разрешени  передачи, то заново начинаетс  передача информационных посылок в линию. С передачей последнего слова вычислительна  машина ожидает с выхода 30 сигнал, означающий конец приема подтверждений. Только после этого сигнала машина сможет переключитьс  на второй режим работы.

Передача массива из линии в машину .

В устройство по входу 20 поступают информационные посылки. Стартовый бит, проход  через элемент И 5 и элемент ИЛИ 6, устанавливает в единичное состо ние триггер 7. Последний разрешает прохождение импульсов сдвига через элемент И 10 на регистр 11 и одновременно запускает счетчик 8. В момент приема стопового бита импульсом с выхода счетчика 8 сбрасываетс  триггер 7 и одновременно увеличиваетс  содержимое счетчика 9 на единицу. Скорость приема информационных посылок из линии управл етс  подачей по обратной линии подтверждений на прин тые посылки блоком 18. Регистр 11 безусловно при85296

нимает k информационных посылок. Если по:сле приема первой посылки регистр 1 1 может прин ть еще 1 информационных посылок, то блок 18 разрешает счетчику 17 выработать подтверзвдение . Подтверждение в виде нулевого кода с выхода счетчика 17 через элемент ШШ 15 посылаетс  в линию передачи информации. Если после приеtO ма второй информационной посылки регистр 11 может прин ть еще k информационных посылок, то блок 18 разрешает формирование еще одного подтверждени  и т.д. С заполнением регистра 11 на выходе счетчика 9 по вл етс  сигнал, который через управл ющий выход 25 поступает в ЭВМ. После приема информации ЭВМ через вход 24 отвечает подтверждением, которое приводит счетчик 9 в начальное положение, и одновременно в блок 18 сообщает о свободности регистра 11. Таким образом, начинаетс  новый цикл приема следующего слова. После приема последнего слова вычислительна  машина ожидает от устройства с выхода 30 сигнал, означающий конец передачи подтверждений. Этот сигнал разрешает переключение на другой ре жим работы.

Управление темпом выдачи информации реализует блок 18. Импульсы с второго выхода счетчика 8 увеличивают содержимое счетчика 36. Условием запрета выдачи информации в линию  вл етс  состо ние счетчика 36, равное k , при достижении которого блок 18 снимает с первого выхода сигнал разрешени  выдачи (сигнал высокого уровн ). Если с линии не поступают подтверждени  о приеме, то после выдачи k байтов, процесс передачи информации приостанавливаетс . При поступлении подтверждений импульс, соответствующий единичному стартовому биту нулевой информационной посьшки, с входа 20 через элемент И 14 поступает на вход блока 18 и через элементы ИЛИ 33 И 35 0 на вычитающий вход счетчика 36,

уменьша  его содержимое на единицу. В конце режима счетчик 36 устанавливаетс  в начальное состо ние, так как согласно дисциплине обмена

число импульсов подтверждений должно быть равно числу выданных байтов. В этом режиме счетчик 38 не используетс . Таким образом, в конце режима счетчики 36 и 38 устзнавливают с  в исходное состо ние.

В режиме приема информации из линии на входе 23 ЭВМ выставл ет сиг иал высокого уровн , который разрешает работу элементов И 4, И 5 и счетчика 17.

Последний начинает работу при nor ступлении разрешающего сигнала с третьего выхода блока 18. Единичный стартовый бит каждой информационной посылки, поступающей на вход 20, проход  через элементы И 5 и И.ПИ 6, устанавливает триггер 7 в единичное состо ние; запускаетс  счетчик 8, под управлением которого информаци  записываетс  в регистр 11. В этом режиме счетчик 9 считает от О до п . Состо ние счетчика 9, равное и означает готовность информации на регистре 1I, при котором на выходе устанавливаетс  сигнал высокого уровн . После ввода информации в ЭВМ сигнал высокого уровн  с входа 24 устанавливает счетчик 9 в исходное состо ние.После приема каждой информационной посылки байта) импульсом с выхода счетчика 8 триггер 7 и счетчик 8 уставав ливаютс  в исходное состо ние.

При приеме каждого байта на первый вход блока 18 поступает с выхода счетчика 8 импульс, который проходит через элемент И 32, на суммируюП91Й вход счетчика 36 и увеличивает его содержимое на единицу. При работе счетчика 17 импульс подтверждени  поступает с его выхода на третий вход блока 18. Этот импульс, проход  через элементы ИЛИ 33, И 35, поступает на вычитающий вход счетчика 36 и одновременно через элемент ИЛИ 37 - на вход счетчика 38. На второй вход элемента ИЛИ 37 поступает импульс подтверждени  приема информации из регистра I1 в ЭВМ, который также увеличивает содержимое счетчнка 38 на единицу. Сигнал высокого

1985298

уровн  на третьем выходе блока 18 разрешает счетчику 17 выдачу нулевой информационной посылки в ответ на прин тый байт. Условием разрешени 

5 работы счетчика 17  вл етс  состо ние счетчика 36, неравное нулю, и состо ние счетчика 38, неравное(ь-k). Состо ние счетчика 38, равное (n-k) означает, что в линию Выдано (h-k)

10 нулевых ответов. Такое количество

нулевых ответов согласно услови м регулировани  темпа обмена достаточно дл  получени  п байтов, которыми будет заполнен регистр 11. При этом

15 состо нии счетчика 38 работа счетчика 17 запрещена. Состо ние счетчика 36, равное нулю, означает, что в линию отослано столько импульсов под., тверждений, сколько байтов было прин то. В этом случае также запрещаетс  работа счетчика 17.

При состо нии счетчика 38, равном (n-k))H состо нии счетчика 36,

25 равном k , регистр II оказываетс  заполненным. После ввода информации в ЭВМ импульс подтверждени  приема от ЭВМ с входа 24 переводит счетчик 38 в состо ние (h-k+l) и блок 18

30 вновь разрешает работу счетчика 17. Счетчик 38 работает с пересчетом по модулю (П +1) ив следующем цикле запрещает вьщачу нулевых ответов по

достижении содержимого (H-k,).

ч

35

В конце режима приема информации

с линии счетчик 38 переводитс  импульсом с входа 24 в состо ние (h-kfl) В это врем  содержимое счетчика 36

4Q равно k . Сигнал на третьем выходе блока J8 разрешает работу счетчика 17. Так как с линии информаци  уже не поступает, то после выработки счетчиком 17 k импульсов подтверждени  на последние k байтов счетчики 36 и 38 возвращаютс  в исходное положение. На этом завершаетс  режим приема информации.

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ С КАНАЛОМ СВЯЗИ, содержащее регистр сдвига, вход параллельного кода которого является первым информационным входом устройства, счетчик битов, первый выход которого подключен к входу сброса триггера управления, четыре элемента И, элемент ИЛИ и элемент НЕ, выходом соединенный с первым входом первого элемента И, прямой выход триггера управления подключен к первому входу второго элемента И, выходом соединенного со счетным входом регистра сдвига, выход последовательного кода которого соединен с первым входом третьего элемента И, о т— ли чающееся тем, что, с целью расширения класса решаемых задач, в устройство введены счетчик байтов, , блок управления темпом пе — редачи, счетчик формирования нулевого кода, второй элемент ИЛИ, элемент задержки и пять элементов И, причем выход элемента НЕ соединен с первыми входами четвертого и пятого элементов И и вторым входом третьего элемента И, а вход - с входом направления обмена устройства, первыми входами шестого и седьмого элементов И и входом пуска счетчика формирования нулевого кода, информационный вход триггера управления подключен к выходу первого элемента ИЛИ, инверсный выход - к входу пуска счетчика битов, первые вход и выход блока управления темпом передачи соединены сос’'ветствейно с вторым выходом счетчика битов и вторым входом пер- § вого элемента И, второй вход - с входом подтверждения приема устройства и входом сброса счетчика байтов, первый и второй выходы которого соединены соответственно с третьим входом первого элемента И и выходом синхронизации устройства, а третий выход - с первыми входами восьмого и девятого элементов И, вторые входы которых подключены соответственно к входу сигнала сопровождения информации устройства и второму выходу блока управления темпом передачи, третьи вход и выход которого соединены соответственно с выходом и информационным входом счетчика формирования нулевого кода, четвертый вход - с выходом пятого элемента И, а пятый вход - с входом синхроимпульсов устройства и синхровходами счетчика битов,триггера управления и счетчика формирования нулевого кода и вторым входом второго элемента И выходы счетчика формирования нулевого кода и выход третьего элемента И

   SU .,..1198529 соединены соответственно с первым ¹ и вторым входами второго элемента ИЛИ, выход параллельного кода регистра сдвига образует первый информационный выход устройства, вход записи соединен с входом записи счетчика байтов, выходом восьмого элемента И и через элемент задержки - с выходом подтверждения получения информации устройства, вход последовательного кода регистра сдвига соединен с вторым информационным входом устройства и вторыми входами пятого и седьмого элементов И, выходы первого и седьмого элементов И подключены соответственно к первому и второму входам первого элемента ИЛИ, первый выход счетчика битов соединен с вторыми входами четвертого и шестого элементов И, выходы которых подключены соответственно к вычитающему и суммирующему входам счетчика байтов, выход второго элемента ИЛИ является вторым информационным выходом устройства, выход девятого элемента И является выходом сигнала конца приема, причем блок управления темпом передачи содержит реверсивный счетчик, два элемента НЕ, три элемента И, два элемента ИЛИ и счетчик, причем суммирующий и вычитающий входы реверсивного счетчика соединены соответственно с выходами первого и второго элементов И,первые входы которых соединены с пятым входом блока, вторые входы - соответственно с выходами первого и второго элементов НЕ, а третьи входы - соответственно с первым входом блока и входом второго элемента НЕ и с выходом первого элемента ИЛИ и входом первого элемента НЕ, первые входы первого и второго элементов ИЛИ соединены с третьим входом блока, вторые входы - соответственно с четвертым и вторым входами блока, первый вход третьего элемента И соединен через счетчик с выходом второго элемента ИЛИ, выход - с третьим выходом блока, а второй вход - с вторь») выходом блока и первым выходом реверсивного счетчика, второй выход которого является первым выходом блока.

   f _