JPH0981508A - 通信方法及び装置 - Google Patents

通信方法及び装置

Info

Publication number
JPH0981508A
JPH0981508A JP8185743A JP18574396A JPH0981508A JP H0981508 A JPH0981508 A JP H0981508A JP 8185743 A JP8185743 A JP 8185743A JP 18574396 A JP18574396 A JP 18574396A JP H0981508 A JPH0981508 A JP H0981508A
Authority
JP
Japan
Prior art keywords
command
buffer
port
input
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8185743A
Other languages
English (en)
Inventor
Joseph Powell Lawrence Jr
ローレンス・ジョセフ・パウエル、ジュニア
Benkatoramani Krishnamurthi
クリシュナマーシィ・ベンカトラマニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0981508A publication Critical patent/JPH0981508A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 非常に短い１クロック・サイクルで入出力バ
ッファ制御の更新ができるクロスバー・スイッチのプロ
トコル及び装置を提供する。 【解決手段】 ２種類のコマンドが前記スイッチを通っ
て送り出される。第１のコマンドは１サイクルの単一の
パケットから成るアドレス専用コマンドである。第２の
コマンドは最大９サイクルの２乃至９のパケットから成
るデータ付きアドレス・コマンドである。コマンドは前
記スイッチ内の２つの経路を通って要求となる。第１の
経路は入力コマンド・バッファを迂回して入力バイパス
経路を通り、要求がマルチプレクサに直接に書込みされ
る。第２の経路はコマンドの書込みは行われるが、前の
コマンドの処理が完了するまで選択されない入力コマン
ド・バッファを通る。クロスバー・プロトコルはアクセ
プトが使用可能になる前に情報を出力バッファに書込み
することによって要求を許諾できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はデータ処理システム
に関し、特に高速回路設計の転送待ち時間を短縮するク
ロスバー・スイッチのアーキテクチャ及び内部プロトコ
ルに関する。
【０００２】
【従来の技術】バス・アクセスを仲裁するバス・アービ
トレーション・プロトコル及びその方法は従来技術でよ
く知られている。一般にアービトレーション・プロトコ
ルは２つのサブシステムの１つ、がシステム・バスを連
続して使用するときにアービトレーション・オーバヘッ
ドを減らすように設計される。アービトレーション・プ
ロトコルはまた、公正さの保証に使用されるためシステ
ム・バスに対する平等なアクセスが保証される。
【０００３】アービトレーション・システムの１つの例
では対称プロトコルによって送信者と受信者を決める。
一般に対称プロトコルでは３クロック・サイクルが必要
である。第１のサイクルはリクエストを送り出し、第２
のサイクルはアービトレーションのために使用され、そ
して第３のサイクルは正しい選択での応答に使用され
る。
【０００４】アービトレーション・プロトコルの他の例
では、１つのシステムがマスターであり他のシステムは
スレーブである、マスター／スレーブの関係を用いる。
すなわちスレーブは常にバスに対してリクエストを行
い、一方でマスターはスレーブに対してバス・アクセス
を許可するかどうかの仲裁をする。対称プロトコルと同
様に、マスター・スレーブ・システムは任意のサブシス
テムに対する仲裁の実行及びバス・アクセスの許可に少
くとも３サイクルを必要とする。
【０００５】マルチプロセッサ・システムの高帯域幅は
クロスバー・スイッチの使用で実行される。半導体デバ
イスのＶＬＳＩ（Very large scale integration）で
は、待ち時間の短縮及び高速である必要性から、半導体
デバイスでのクロスバー・スイッチの使用頻度を高め
た。多段式を用いる１つの方式では入力と出力との間に
複数のスイッチを必要とする。多段式は待ち時間と制御
の複雑性を増す。更に半導体デバイス間の通信において
は、物理的に分離されている、クロスバー・スイッチの
２つのポートによって信号に遅延が生ずるという問題が
ある。このような事例での通信は、半導体デバイスの２
ｍｍ乃至１０ｍｍの長いワイヤーを通して実行されなけ
ればならない。多くの場合通信は、リクエストを生成す
る入力バッファ、そのリクエストに対するアクセプトを
生成する出力バッファ及び長いワイヤーを通るアクセプ
トから構成される。
【０００６】
【発明が解決しようとする課題】クロスバー・スイッチ
のアービトレーション論理によって入出力データ・バッ
ファの更新に必要なサイクル数を１サイクルに削減する
にはクロスバー・スイッチ・プロトコルを有することが
望ましい。
【０００７】
【課題を解決するための手段】本発明はサイクル・タイ
ムが非常に短い１サイクルでアービトレーション論理に
よって入出力バッファ制御の更新ができるクロスバー・
スイッチのプロトコル及び装置に関する。本発明はリク
エストを伝えるときに生ずる待ち時間の短縮、及び約５
ナノ秒の同じサイクルでのアクセプトの実行を目的とす
る。入力ポートからのデータは長いワイヤーを通って出
力ポートに転送されなければならない。クロスバー・ス
イッチは独立したデータ経路及びコマンド経路を有す
る。２種類のコマンドはクロスバー・スイッチを通して
送り出される。第１のコマンドは１クロック・サイクル
の単一のパケットから成るアドレス（Ａ）専用コマンド
である。第２のコマンドはデータ付きアドレス（ＡＤ）
・コマンドであり、２乃至９のパケットから構成され、
最大９クロック・サイクルを必要とする。しかしながら
アドレス・サイクルである何れのコマンドの第１サイク
ルはアービトレーションのために使用される。例えばＡ
Ｄコマンドが受諾された場合、データ伝送は実行される
がアービタはそのデータ伝送が完了するまで次のＡＤコ
マンドを無視する。コマンドはクロスバー・スイッチ内
の２つの異なる経路を通ってリクエストとなる。第１の
経路はコマンドが入力コマンド・バッファを迂回して入
力バイパス経路を通り、リクエスト・マルチプレクサに
直接書込みされる。第２の経路はコマンドが書込まれる
入力コマンド・バッファを通るが、この経路は前コマン
ド処理が完了するまで選択されない。クロスバー・スイ
ッチ・プロトコルはアクセプトが使用可能になる前に、
情報を出力バッファに書込みすることによってリクエス
トが受諾できるようにする。アクセプトが生成されない
場合、アドレス／データ・リクエストのサイズが非常に
大きいとリセット・ラインがアクティブとなる。クロス
バー・スイッチはアクティブ・リクエストがサイクル毎
に異なるポートから生じる場合、サイクル毎に出力バッ
ファの書込みを連続させる。アクセプトが活性化されな
い場合、リクエスト・マルチプレクサは同じリクエスト
を再び送り出すために一時バッファを選択する。クロス
バー・スイッチは、同じコマンドを再送信するかまたは
入力コマンド・バッファからコマンドを送り出すかの何
れかを選ぶことができる。
【０００８】
【発明の実施の形態】本発明は１クロック・サイクルで
Ｉ／Ｏバッファを更新するクロスバー・スイッチのプロ
トコル及び装置を提供する。クロスバー・スイッチ１０
の代表的なハードウェア環境が図１に示されている。ク
ロスバー・スイッチ１０は１０個のポート（２１乃至３
０）を有し、各ポートは入力バッファと出力バッファを
持つ。説明上、クロスバー・スイッチのポート１（２
１）の配線が示されている。ポート１（２１）の入力バ
ッファは通信の基点であり１０個のポート（２１乃至３
０）の全ての出力バッファに接続されている。ポート２
乃至１０（２２乃至３０）は全て同じ配線であるが、配
線が省略されて図示されている。ポート１乃至１０（２
１乃至３０）及びその配線は半導体デバイスに施されて
いる。周辺装置１１乃至２０はクロスバー・スイッチ１
０に接続され、またクロスバー・スイッチ１０を介して
双方向に通信できるようになっている。
【０００９】図２を参照すると本発明のプロトコルが実
施されるクロスバー・スイッチのアーキテクチャが示さ
れている。クロスバー・スイッチ・アーキテクチャは、
クロスバー・スイッチを通してデータを伝送させる周辺
装置に対して、インタフェースの役割をするラッチ・デ
バイス３１及び５０から構成される。クロスバー・スイ
ッチ・アーキテクチャは、１つのポートから他のポート
に情報を転送するための独立したデータ経路とコマンド
経路を使用する。コマンド経路の例が図２で示されてい
る。データ経路（図示なし）も同様な経路であり、セレ
クタ４４、クロスバー・スイッチ・プロトコル論理５
４、入力バッファ制御論理５２及び出力バッファ制御論
理５８からの制御情報を使用する。本発明はアドレス
（Ａ）専用コマンドとデータ付きアドレス（ＡＤ）・コ
マンドの２種類のコマンドを転送することができる。ア
ドレス・コマンドはトランザクションをクロスバー・ス
イッチに１サイクルでクロックする単一パケットであ
る。データ付きアドレス・コマンドのパケットは２パケ
ット乃至９パケットの間で変化する。第１のパケットは
常に後に続くデータに関連するアドレスである。第１の
パケットはクロスバー・スイッチ内で全てのトランザク
ションをクロックする数と同じパケット数が必要であ
る。トランザクション情報の経路指定と大きさはまた、
２種類のコマンドと共に記憶される。図２に示される入
力インタフェース論理３２は周辺装置からのコマンドの
受信に使用される。入力インタフェース論理３２は制御
信号を入力コマンド・バッファ（ＩＣＢ）３４、入力バ
ッファ制御論理５２及びマルチプレクサ３６に与える。
入力インタフェース論理３２はリクエストの種類と経路
指定情報を入力コマンド・バッファ３４に書込みせずに
リクエスト・マルチプレクサ４０に与える。入力コマン
ド・バッファ３４が空ではない場合、入力インタフェー
ス論理３２は情報を入力コマンド・バッファ３４に書込
み、前の全コマンドの処理が終了するまでリクエスト・
マルチプレクサ４０に対してその情報の選択を禁止す
る。入力コマンド・バッファ３４が空の場合は入力バイ
パス経路３３が使用される。経路指定デコード論理３８
は、リクエスト信号４１を長いワイヤー（例えば半導体
チップの配線）を介して、ラッチ・デバイス４２に伝送
するリクエスト・マルチプレクサ４０を制御する。セレ
クタ４４は９個のポート・リクエスト５９のどれを出力
コマンド・バッファ（ＯＣＢ）４６に書込むかを決定す
る。ＯＣＢ４６は出力インタフェース論理４８に制御信
号を送る出力バッファ制御論理５８によって制御され
る。セレクタ４４はリセット信号４７と、長いワイヤー
を通して伝送されるアクセプト信号５７とを生成する。
アクセプト信号５７はラッチ・デバイス５６でラッチさ
れる。当業者には既知のように、リクエスト信号４１と
アクセプト信号５７はクロスバー・スイッチ内を伝送中
に半導体デバイスの約２ｍｍ乃至１０ｍｍの長いワイヤ
ーを通らなければならない。５ナノ秒のサイクル・タイ
ムと長いワイヤーとでは、リクエスト送信とアクセプト
の実行を同じサイクルでは行うことができない。本発明
はこれらの障害を以下の手順で克服する。上述のアーキ
テクチャにおいて、アクセプトが判定される前に次の順
番の使用可能なコマンドをリクエスト・マルチプレクサ
４０にキューさせ、アクティブなリクエストを出力コマ
ンド・バッファ４６に書込む。この設計によれば入力コ
マンド・バッファ（ＩＣＢ）３４が空の場合、データは
入力コマンド・バッファ３４を迂回し、１クロック・サ
イクルで入力バッファから出力バッファに転送できる。
【００１０】図２のクロスバー・アーキテクチャのオペ
レーションは図３及び図４のクロスバー・スイッチ・プ
ロトコルの記述で更に説明される。図３を参照すると、
手順はブロック７０から始まりブロック７２へ進んでリ
クエスト・マルチプレクサ４０（図２参照）を"００"に
する。ブロック７４において入力バッファ制御論理５２
は入力コマンド・バッファ３４が空であるかどうか判定
する。ＹＥＳ（肯定）であればブロック７５においてク
ロスバー・スイッチ・プロトコル論理５４（図２参照）
はコマンドを供給するために入力バイパス経路３３を使
用するという信号をリクエスト・マルチプレクサ４０に
送る。リクエスト信号４１は使用可能となり、ブロック
７８でポート間の長いラインに送られる。ブロック８０
においてリクエスト信号４１はセレクタ４４のラッチ・
デバイス４２及びマルチプレクサ３９を経て一時バッフ
ァ６０でラッチされる。ブロック８２においてインクリ
メント・コマンドが入力バッファ制御論理５２によって
出され、次リクエストが入力コマンド・バッファ３４か
らリクエスト・マルチプレクサ４０に入力される。再び
ブロック７４を参照すると、入力コマンド・バッファ３
４が空ではない場合、入力コマンド・バッファ３４はブ
ロック７３で次のコマンドを供給する。クロスバー・プ
ロトコル論理５４はブロック７６でリクエスト・マルチ
プレクサ４０に対して適切な経路を選択するように信号
を送る。ブロック７８でリクエスト信号４１は長いワイ
ヤーを通して送出され、一時バッファ６０でラッチされ
てブロック８０でラッチ・デバイス４２を介してセレク
タ４４に入力される。次にブロック８２でインクリメン
ト・コマンドが入力コマンド・バッファ３４の次のコマ
ンドとして出される。
【００１１】図４を参照すると、プロトコルはブロック
８４を通ってブロック８６へ進み、ここでクロスバー・
プロトコル論理５４（図２参照）はリクエスト・マルチ
プレクサ４０を"０１"に設定し、ブロック８８でセレク
タ４４内のアービトレータは１０個の可能なリクエスト
・ポートの１つに対して許可を出す。ブロック９０でプ
ロトコルは入力コマンド・バッファ３４が満杯であるか
どうかを決める。ＮＯ（否定）の場合、ブロック９２で
コマンドがデータ付きアドレスであるかをチェックす
る。ＹＥＳならばブロック９４でトランザクションの大
きさが計算される。ブロック９６においてトランザクシ
ョンの大きさが入力コマンド・バッファ３４にあてはま
るならば、ブロック１１２でアクセプト信号５７が生成
され、ブロック１１４で通信が開始する。再びブロック
９２を参照すると、コマンドがアドレス専用コマンドの
場合はプロトコルは直接にブロック１１２に進み、アク
セプト信号５７が生成される。ブロック９０を再び参照
すると、入力コマンド・バッファ３４が満杯の場合、ブ
ロック９８でクロスバー・プロトコル論理５４はリクエ
スト・マルチプレクサ４０を"１０"に設定する。ブロッ
ク１００で一時バッファ６０がコマンドを再送信するた
めに選択され、手順はブロック１０２（図３参照）に進
む。ブロック９６を参照するにトランザクションの大き
さが入力コマンド・バッファ３４にあてはまらない場
合、ブロック１０４でリクエスト・マルチプレクサ４０
を"１０"に設定する。ブロック１０６で一時バッファ６
０が選択され、セレクタ４４はリセット信号４７を生成
する。出力バッファ制御論理５８は出力コマンド・バッ
ファ４６の出力ポインタを減じ、プロトコルはブロック
１０２（図３）へと進む。
【００１２】クロスバー・スイッチ・プロトコルは、一
時バッファ６０の同じコマンドを再送信するか、または
入力コマンド・バッファ３４からコマンドを送出するか
の何れかを選択できることに注目する。また、入力コマ
ンド・バッファ３４が選択された場合、その出力信号は
入力コマンド・バッファ３４内にあった元のリクエスト
がセレクタに送出された後のサイクルを利用する。この
設計はアクセプトがアクティブである場合、入力コマン
ド・バッファ３４から次のコマンドを検索する無駄なサ
イクルの節約となる。本発明は次に使用できるコマンド
をリクエスト・マルチプレクサ４０にキューし、またア
クティブなリクエストはアクセプトが判定される前に出
力コマンド・バッファ４６に書込みされる。入力コマン
ド・バッファ３４が空の場合、入力コマンド・バッファ
３４を迂回できる利点とともに、入力バッファから出力
バッファへのデータの転送は２サイクル削減される。
【００１３】図５を参照すると、図２のクロスバー・ア
ーキテクチャによる標準のトランザクションのタイミン
グ図が示されている。第１の信号（Ａ）は複数の周辺装
置の１つからの周辺リクエストを表す。周辺リクエスト
は図２のラッチ・デバイス３１に入力される。第２の信
号（Ｂ）はリクエスト・マルチプレクサ４０の出力で生
成されたリクエスト信号４１である。第３の信号（Ｃ）
はラッチされた一時バッファ６０の出力である。第４の
信号（Ｄ）はセレクタ４４によって生成されたアクセプ
ト信号５７である。最後の第５の信号（Ｅ）は最下位ビ
ット（ＬＳＢ）を表し、リクエスト・マルチプレクサ４
０の適切な入力の選択を制御する。図５のタイミング図
が示すように、本発明はリクエストの後の１クロック・
サイクルでデータを与えることができる。
【００１４】図６を参照すると、出力コマンド・バッフ
ァ４６（図２）がビジー状態における、図５で説明され
た信号のタイミング図が示されている。このタイミング
図は出力コマンド・バッファ４６が満杯である場合のア
クセプト信号（Ｄ）５７の遅延された生成を示す。
【００１５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００１６】（１）ポートのアドレス指定可能なクロス
バー・スイッチにおいて、各ポートが少くとも１つの入
力バッファと１つの出力バッファとを有する複数のポー
トの１つの入力バッファから１つの出力バッファにコマ
ンドを転送する通信方法であって、選択された１つの上
記出力バッファにコマンドを伝送するために、選択され
た１つの上記入力バッファからリクエストを生成するス
テップと、上記リクエストと上記コマンドを一連の長い
ワイヤーを通して上記選択された１つの上記出力バッフ
ァに送信するステップと、上記リクエストを上記選択さ
れた１つの上記出力バッファで受信するステップと、上
記選択された１つの上記入力バッファへのアクセプトの
送信が上記選択された１つの上記出力バッファによって
決定されるステップと、を含む方法。 （２）上記決定するステップは、上記コマンドが上記出
力バッファで受信されない場合、上記アクセプトの生成
の禁止及びリセットを生成させることを含む、上記
（１）記載の方法。 （３）上記決定するステップは、第２のコマンドが伝送
されるように上記入力バッファに対するアクセプトを上
記出力バッファによって生成させることを含む、上記
（１）記載の方法。 （４）ポートのアドレス指定可能なクロスバー・スイッ
チにおいて、上記クロスバー・スイッチの各上記ポート
が通信を受信する１つの入力バッファと、通信を送信す
る１つの出力バッファとを有する、複数のポート間で通
信するための装置であって、上記クロスバー・スイッチ
の選択された１つの上記ポートと通信するために入力バ
ッファによって複数の周辺装置の１つからコマンドを受
信するステップと、上記選択された１つの上記ポートの
入力バッファをチェックし、上記選択された１つのポー
トの出力バッファと通信するためにリクエストを生成す
るステップと、上記リクエストと上記コマンドを上記入
力ポートに伝送するステップと、上記通信を上記選択さ
れた１つの上記ポートの上記出力バッファで受信し、同
時にアクセプトを上記入力バッファに伝送するステップ
と、を有する、装置。 （５）上記チェックするステップは、上記選択された１
つのポートの上記入力バッファにおいて上記入力バッフ
ァが空であることを決定し、上記出力バッファに対して
上記リクエストを生成させるためにバイパス経路を使用
するステップを有する、上記（４）記載の装置。 （６）上記チェックするステップは、上記入力バッファ
が空ではないことを上記選択された１つのポートの上記
入力バッファで決定するステップと、上記コマンドを上
記入力バッファに書込みするステップと、上記コマンド
の選択を前リクエストの処理が完了するまで禁止するス
テップと、を有する、上記（４）記載の装置。 （７）コマンドはアドレス専用の通信であることを特徴
とする、上記（５）記載の装置。 （８）コマンドはデータ付きアドレスの伝送であること
を特徴とする、上記（５）記載の装置。 （９）ポートのアドレス指定可能なクロスバー・スイッ
チにおいて、上記クロスバー・スイッチの各上記ポート
が通信を受信する１つの入力バッファと、通信を送信す
る１つの出力バッファとを有する、複数のポート間で通
信するための装置であって、上記クロスバー・スイッチ
の上記選択された１つのポートと通信するために入力バ
ッファによって複数の周辺装置の１つからコマンドを受
信する手段と、上記選択された１つのポートの入力バッ
ファをチェックし、上記選択された１つのポートの出力
バッファと通信するためにリクエストを生成する手段
と、上記リクエストと上記コマンドを上記入力ポートに
伝送する手段と、上記通信を上記選択された１つのポー
トの上記出力バッファで受信し、同時にアクセプトを上
記入力バッファに伝送する手段と、を有する、装置。 （１０）上記チェックする手段は、上記選択された１つ
のポートの上記入力バッファにおいて上記入力バッファ
が空であることを決定し、上記出力バッファに対して上
記リクエストを生成させるためにバイパス経路を使用す
る手段を有する、上記（９）記載の装置。 （１１）上記チェックする手段は、上記入力バッファが
空ではないことを上記選択された１つのポートの上記入
力バッファで決定する手段と、上記コマンドを上記入力
バッファに書込みする手段と、上記コマンドの選択を前
リクエストの処理が完了するまで禁止する手段と、を有
する、上記（９）記載の装置。 （１２）上記コマンドはアドレス専用の通信であること
を特徴とする、上記（９）記載の装置。 （１３）上記コマンドはデータ付きアドレスの伝送であ
ることを特徴とする、上記（９）記載の装置。
【００１７】
【発明の効果】本発明はサイクル・タイムが非常に短い
１サイクルで、アービトレーション論理によって入出力
バッファ制御の更新ができるクロスバー・スイッチのプ
ロトコルと装置を提供する。
【図面の簡単な説明】
【図１】本発明によって考案された入力バッファと出力
バッファを有するクロスバー・スイッチのブロック図で
ある。
【図２】本発明で使用されるクロスバー・スイッチ・ア
ーキテクチャの実施例を示す図である。
【図３】本発明で使用されるクロスバー・スイッチのプ
ロトコルのフローチャートを示す図である。
【図４】本発明で使用されるクロスバー・スイッチのプ
ロトコルのフローチャートを示す図である。
【図５】本発明のクロスバー・スイッチによる標準的ト
ランザクションのタイミング図である。
【図６】本発明のクロスバー・スイッチの出力バッファ
・ビジー・トランザクションのタイミング図である。
【符号の説明】
１０ クロスバー・スイッチ １１ 周辺装置 ３１、４２、５０、５６ ラッチ・デバイス ３３ 入力バイパス経路 ３６ マルチプレクサ ３９ マルチプレクサ ４０ リクエスト・マルチプレクサ ４７ リセット信号 ５７ アクセプト信号 ６０ 一時バッファ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローレンス・ジョセフ・パウエル、ジュニ ア アメリカ合衆国78681、テキサス州ラウン ド・ロック、ニューランド・ドライブ 3833 (72)発明者 クリシュナマーシィ・ベンカトラマニ アメリカ合衆国78729、テキサス州オース ティン、ハントウッド・コーブ 13011

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】ポートのアドレス指定可能なクロスバー・
    スイッチにおいて、各ポートが少くとも１つの入力バッ
    ファと１つの出力バッファとを有する複数のポートの１
    つの入力バッファから１つの出力バッファにコマンドを
    転送する通信方法であって、 選択された１つの上記出力バッファにコマンドを伝送す
    るために、選択された１つの上記入力バッファからリク
    エストを生成するステップと、 上記リクエストと上記コマンドを一連の長いワイヤーを
    通して上記選択された１つの上記出力バッファに送信す
    るステップと、 上記リクエストを上記選択された１つの上記出力バッフ
    ァで受信するステップと、 上記選択された１つの上記入力バッファへのアクセプト
    の送信が上記選択された１つの上記出力バッファによっ
    て決定されるステップと、 を含む方法。
  2. 【請求項２】上記決定するステップは、上記コマンドが
    上記出力バッファで受信されない場合、上記アクセプト
    の生成の禁止及びリセットを生成させることを含む、請
    求項１記載の方法。
  3. 【請求項３】上記決定するステップは、第２のコマンド
    が伝送されるように上記入力バッファに対するアクセプ
    トを上記出力バッファによって生成させることを含む、
    請求項１記載の方法。
  4. 【請求項４】ポートのアドレス指定可能なクロスバー・
    スイッチにおいて、上記クロスバー・スイッチの各上記
    ポートが通信を受信する１つの入力バッファと、通信を
    送信する１つの出力バッファとを有する、複数のポート
    間で通信するための装置であって、 上記クロスバー・スイッチの選択された１つの上記ポー
    トと通信するために入力バッファによって複数の周辺装
    置の１つからコマンドを受信するステップと、 上記選択された１つの上記ポートの入力バッファをチェ
    ックし、上記選択された１つのポートの出力バッファと
    通信するためにリクエストを生成するステップと、 上記リクエストと上記コマンドを上記入力ポートに伝送
    するステップと、 上記通信を上記選択された１つの上記ポートの上記出力
    バッファで受信し、同時にアクセプトを上記入力バッフ
    ァに伝送するステップと、 を有する、装置。
  5. 【請求項５】上記チェックするステップは、上記選択さ
    れた１つのポートの上記入力バッファにおいて上記入力
    バッファが空であることを決定し、上記出力バッファに
    対して上記リクエストを生成させるためにバイパス経路
    を使用するステップを有する、請求項４記載の装置。
  6. 【請求項６】上記チェックするステップは、 上記入力バッファが空ではないことを上記選択された１
    つのポートの上記入力バッファで決定するステップと、 上記コマンドを上記入力バッファに書込みするステップ
    と、 上記コマンドの選択を前リクエストの処理が完了するま
    で禁止するステップと、 を有する、請求項４記載の装置。
  7. 【請求項７】コマンドはアドレス専用の通信であること
    を特徴とする、請求項５記載の装置。
  8. 【請求項８】コマンドはデータ付きアドレスの伝送であ
    ることを特徴とする、請求項５記載の装置。
  9. 【請求項９】ポートのアドレス指定可能なクロスバー・
    スイッチにおいて、上記クロスバー・スイッチの各上記
    ポートが通信を受信する１つの入力バッファと、通信を
    送信する１つの出力バッファとを有する、複数のポート
    間で通信するための装置であって、 上記クロスバー・スイッチの上記選択された１つのポー
    トと通信するために入力バッファによって複数の周辺装
    置の１つからコマンドを受信する手段と、 上記選択された１つのポートの入力バッファをチェック
    し、上記選択された１つのポートの出力バッファと通信
    するためにリクエストを生成する手段と、 上記リクエストと上記コマンドを上記入力ポートに伝送
    する手段と、 上記通信を上記選択された１つのポートの上記出力バッ
    ファで受信し、同時にアクセプトを上記入力バッファに
    伝送する手段と、 を有する、装置。
  10. 【請求項１０】上記チェックする手段は、上記選択され
    た１つのポートの上記入力バッファにおいて上記入力バ
    ッファが空であることを決定し、上記出力バッファに対
    して上記リクエストを生成させるためにバイパス経路を
    使用する手段を有する、請求項９記載の装置。
  11. 【請求項１１】上記チェックする手段は、 上記入力バッファが空ではないことを上記選択された１
    つのポートの上記入力バッファで決定する手段と、 上記コマンドを上記入力バッファに書込みする手段と、 上記コマンドの選択を前リクエストの処理が完了するま
    で禁止する手段と、 を有する、請求項９記載の装置。
  12. 【請求項１２】上記コマンドはアドレス専用の通信であ
    ることを特徴とする、請求項９記載の装置。
  13. 【請求項１３】上記コマンドはデータ付きアドレスの伝
    送であることを特徴とする、請求項９記載の装置。
JP8185743A 1995-08-31 1996-07-16 通信方法及び装置 Pending JPH0981508A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52185695A 1995-08-31 1995-08-31
US521856 1995-08-31

Publications (1)

Publication Number Publication Date
JPH0981508A true JPH0981508A (ja) 1997-03-28

Family

ID=24078429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8185743A Pending JPH0981508A (ja) 1995-08-31 1996-07-16 通信方法及び装置

Country Status (2)

Country Link
US (1) US5896516A (ja)
JP (1) JPH0981508A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6591326B1 (en) 1999-09-28 2003-07-08 Fujitsu Limited Method and information processing apparatus controlling information transfer among a plurality of processors
US7583706B2 (en) 2005-03-18 2009-09-01 Fujitsu Limited Method and apparatus for increasing packet throughput in crossbar

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105122A (en) * 1998-02-06 2000-08-15 Ncr Corporation I/O protocol for highly configurable multi-node processing system
US6275890B1 (en) * 1998-08-19 2001-08-14 International Business Machines Corporation Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration
US20060174052A1 (en) * 2005-02-02 2006-08-03 Nobukazu Kondo Integrated circuit and information processing device
US6412002B1 (en) 1999-11-15 2002-06-25 Ncr Corporation Method and apparatus for selecting nodes in configuring massively parallel systems
US6418526B1 (en) 1999-11-15 2002-07-09 Ncr Corporation Method and apparatus for synchronizing nodes in massively parallel systems
US6519697B1 (en) 1999-11-15 2003-02-11 Ncr Corporation Method and apparatus for coordinating the configuration of massively parallel systems
US6745240B1 (en) 1999-11-15 2004-06-01 Ncr Corporation Method and apparatus for configuring massively parallel systems
US6701407B1 (en) * 1999-12-13 2004-03-02 Fujitsu Limited Multiprocessor system with system modules each having processors, and a data transfer method therefor
US6925520B2 (en) * 2001-05-31 2005-08-02 Sun Microsystems, Inc. Self-optimizing crossbar switch
CN1190076C (zh) * 2001-08-06 2005-02-16 松下电器产业株式会社 数据流处理器
US20040022094A1 (en) * 2002-02-25 2004-02-05 Sivakumar Radhakrishnan Cache usage for concurrent multiple streams
US6910087B2 (en) * 2002-06-10 2005-06-21 Lsi Logic Corporation Dynamic command buffer for a slave device on a data bus
JP4252301B2 (ja) * 2002-12-26 2009-04-08 株式会社日立製作所 記憶システム及びそのデータバックアップ方法
JP4547198B2 (ja) * 2004-06-30 2010-09-22 富士通株式会社 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体
US7475177B2 (en) * 2005-01-27 2009-01-06 International Business Machines Corporation Time and frequency distribution for bufferless crossbar switch systems
US7724733B2 (en) * 2005-03-31 2010-05-25 International Business Machines Corporation Interconnecting network for switching data packets and method for switching data packets
US8554943B1 (en) * 2006-03-31 2013-10-08 Emc Corporation Method and system for reducing packet latency in networks with both low latency and high bandwidths requirements
US9514074B2 (en) 2009-02-13 2016-12-06 The Regents Of The University Of Michigan Single cycle arbitration within an interconnect
US8549207B2 (en) * 2009-02-13 2013-10-01 The Regents Of The University Of Michigan Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry
US8868817B2 (en) 2009-02-13 2014-10-21 The Regents Of The University Of Michigan Crossbar circuitry for applying an adaptive priority scheme and method of operation of such crossbar circuitry
US9928199B2 (en) * 2014-04-01 2018-03-27 Texas Instruments Incorporated Low power software defined radio (SDR)
US10289587B2 (en) * 2016-04-27 2019-05-14 Arm Limited Switching device using buffering

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682284A (en) * 1984-12-06 1987-07-21 American Telephone & Telegraph Co., At&T Bell Lab. Queue administration method and apparatus
US4811210A (en) * 1985-11-27 1989-03-07 Texas Instruments Incorporated A plurality of optical crossbar switches and exchange switches for parallel processor computer
US4875722A (en) * 1986-09-02 1989-10-24 Emhart Industries, Inc. Exit device actuator and dogger
US5016167A (en) * 1987-12-21 1991-05-14 Amdahl Corporation Resource contention deadlock detection and prevention
US4991084A (en) * 1988-02-05 1991-02-05 International Business Machines Corporation N×M round robin order arbitrating switching matrix system
US5187796A (en) * 1988-03-29 1993-02-16 Computer Motion, Inc. Three-dimensional vector co-processor having I, J, and K register files and I, J, and K execution units
US5179669A (en) * 1988-08-22 1993-01-12 At&T Bell Laboratories Multiprocessor interconnection and access arbitration arrangement
US5170393A (en) * 1989-05-18 1992-12-08 California Institute Of Technology Adaptive routing of messages in parallel and distributed processor systems
GB8915135D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
CA2076293A1 (en) * 1991-10-11 1993-04-12 Prathima Agrawal Multiprocessor computer for solving sets of equations
US5420853A (en) * 1993-04-05 1995-05-30 Motorola, Inc. Self controlling crossbar switch and method
US5521913A (en) * 1994-09-12 1996-05-28 Amber Wave Systems, Inc. Distributed processing ethernet switch with adaptive cut-through switching
US5555543A (en) * 1995-01-03 1996-09-10 International Business Machines Corporation Crossbar switch apparatus and protocol

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6591326B1 (en) 1999-09-28 2003-07-08 Fujitsu Limited Method and information processing apparatus controlling information transfer among a plurality of processors
US7583706B2 (en) 2005-03-18 2009-09-01 Fujitsu Limited Method and apparatus for increasing packet throughput in crossbar

Also Published As

Publication number Publication date
US5896516A (en) 1999-04-20

Similar Documents

Publication Publication Date Title
JPH0981508A (ja) 通信方法及び装置
US6182183B1 (en) Communications system and method with multilevel connection identification
JP5036120B2 (ja) 非ブロック化共有インターフェイスを持つ通信システム及び方法
EP0476990B1 (en) Dynamic bus arbitration
EP0993680B1 (en) Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
JP4621604B2 (ja) バス装置、バスシステムおよび情報転送方法
JPH0775016B2 (ja) データ処理システム及びデータ通信バス・システム
KR101056153B1 (ko) 배리어 동작들의 조건부 브로드캐스트를 위한 방법 및 장치
US20070156937A1 (en) Data transfer in multiprocessor system
JP2002123371A (ja) ディスクアレイ制御装置及びディスクアレイ制御方法
US6701407B1 (en) Multiprocessor system with system modules each having processors, and a data transfer method therefor
JP4104939B2 (ja) マルチプロセッサシステム
KR100622800B1 (ko) 버스를 통한 데이터 전송을 제어하는 방법, 시스템 및 컴퓨터 시스템
US7302508B2 (en) Apparatus and method for high speed data transfer
KR100266963B1 (ko) 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치
US7519848B2 (en) Data transfer apparatus
US6581145B1 (en) Multiple source generic memory access interface providing significant design flexibility among devices requiring access to memory
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JP2820054B2 (ja) バスインタフェース装置
KR20020051545A (ko) 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법
JPH09128327A (ja) バス調停回路
KR20050067324A (ko) 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법
US20100250808A1 (en) bus arbitration system, a method of connecting devices of an ic employing a bus system and an ic
JP2000099432A (ja) シリアル入出力制御回路