SU941978A1 - Устройство дл обмена информацией - Google Patents

Устройство дл обмена информацией Download PDF

Info

Publication number
SU941978A1
SU941978A1 SU782646856A SU2646856A SU941978A1 SU 941978 A1 SU941978 A1 SU 941978A1 SU 782646856 A SU782646856 A SU 782646856A SU 2646856 A SU2646856 A SU 2646856A SU 941978 A1 SU941978 A1 SU 941978A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
control
register
Prior art date
Application number
SU782646856A
Other languages
English (en)
Inventor
Валерий Леонидович Дшхунян
Сергей Саввич Коваленко
Павел Романович Машевич
Вячеслав Викторович Теленков
Юрий Егорович Чичерин
Original Assignee
Предприятие П/Я Р-6429
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6429 filed Critical Предприятие П/Я Р-6429
Priority to SU782646856A priority Critical patent/SU941978A1/ru
Application granted granted Critical
Publication of SU941978A1 publication Critical patent/SU941978A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

Изобретение относитс  к вычислительной технике и может найти применение в контроллерах микропроцессорных системах, блоках арбитров, коммутаторах магистралей, интерфейсных блоках микропроцессоров и т.п.
Известны устройства дл  обмена информацией микропроцессорной вычислительной системы, .содержащее три блока обмена информацией, многоканальные входы и выходы которых соединены с двунаправленной шиной, регистр состо ний, регистр направлени  передачи данных, управл ющий регистр , блок управлени  и регистры хранени  информации, входы-выходы регистров подключены через двунаправленные информационные шины к блокам обмена информацией, вход запуска блока управлени  подключен к внешней информационной шине 1.
Недостатки этих устройств состо т в их малой пропускной способности.
Наиболее близким к данному по сущности технического решени   вл етс  устройство управлени  обменом информации , содержащее блоки св зи с абонентами, соединенные первыми входами-выходами коммутатора, блок выделени  paspemeHiib ;-: обращений регистры адресов, блок приоритета и блок управлени  и обеспечивающее управление обменом данных между двум  произвольными абонентами 2.
Недостаток указанного устройства заключаетс  в его малой пропускной способности.
Цель изобретени  - повышение пропускной способности.
10
Поставленна  цель достигаетс  тем, что устройство дл  обмена информацией , содержащее; три блока св зи с каналом, первые входы-выходы которых  вл ютс  соответствующими
15 информационными входами-выходами устройства, а вторые входы-выходы подк .пючены к соответствующим информационным входам-выходам ког 1утатора , и блок управлени , введены блок
20 регистров, счетчик, операционный блок и блок задани  условных операций , причем вторые входы-выходы первого и второго блоков св зи с каналом .оединены соответственно с пер25 выми и вторыми .информационными входами-выходами блока регистров, счетчика операционного блока и блока задани  условных операций, первый вход управлени  которого соединен
30 с входом микрокоманд устройства и входом команды блока управлени ,вход запуска и вход-выход синхронизации которого  вл ютс  соответственно входом запуска и входом-выходом синх ронизации устройства, выходы состо  ни  блока регистров операционного блока и коммутатора и выход перенос счетчика соединены соответственно с вторым, третьим, четвертым и п тым входами управлени  блока условных переходов, вход-выход и выход у ;равлени  которого подключены соответственно к входу-выходу управлени  устройства и входу управлени  блока управлени , выход состо ни  счетчика соединен с входом управлени  операционного блока, первый и второй выходы управлени  которого подключены к соответствующим входам управлени  коммутатора. Кроме того, операционный блок со держит узел приоритета, схему сравнени  и узел маскировани , причем первые и вторые узла маскирова ни  и схемы сравнени  подключены соответственно к первому и второму информационным входом-выходом устрбйства , первые выходы - к выходу состо ни  блока, вторые выходы - к первому выходу управлени  блока. третьи выходы - к соответствующим входам узла приоритета, выход которого  вл етс  вторым выходом управлени  блока, третий информационный вход схемы сравнени   вл етс  входом управлени  блока. Причем блок условных операций содержит регистр маски состо ни , регистр пол рности кода условий,узел маскировани  состо ний, регистр состо ни  и узел формировани  «(-эда усло вий, причем первые, вторые и третьи. входы регистра маски состо ни  и регистра пол рности кода условий соединены соответственно-с первым и вторым информационными входами-выходами блока и первым входом управлени блока, выход регистра маски состо ни соединен с первым входом узла маскировани  состо ни , выход которого соединен с входом-выходом управлени  блока, а второй вход - с выходом регнстра состо ни , входам которого  вл ютс  соответственно втopы ;, третьи четвертым и п тым входами управлени  блока, выход регистра пол рности кода условий подключен к первому входу узла формировани  кода условий, вторым входом соединенного с входом-выходом управлени  блока, а выходсм с выходом управлени  блока. При этом блок управлени  содержи регистр микрокоманд, дешифратор мик роопераций, регистр режима и узел формировани  внутреннего рабочего цикла, причем вход регистра микроко манд  вл етс  входом команды блока, а выход - соединен со входами дешифратора микроопераций и регистра режима, выходом соединенный с первым входом узла формирований внутреннего рабочего цикла, второй и третий входы и вход-выход которого  вл ютс  соответственно входом запуска, входом управлени  и входом-выходом блока . На фиг.1 представлена блок-схема устройства; на фиг.2 - пример объединени  устройств при построении развитой системы обмена. Устройство (фиг.1) содержит блоки 1, 2 и 3 св зи с каналом, блок 4 регистров, включающий регистр 5 сдвига и регистры б общего назначени  операционный блок 7, включающий узел 8 приоритета, схему 9 сравнени  и узел 10 маскировани , блок 11 задани  условных операций, состо щий из узла 12 формировани  кода условий, регистра 13 маски состо ни , регистра 14 пол рности кода условий, ре- гистра 15 состо ни  и узла 16 маскировани  состо ний, счетчик 17, коммутатор 18, блок 19 управлени ,включающий узел 20 формировани  внутреннего рабочего цикла, регистр 21 режима , дешифратор 22 микроопераций и регистр 23 микрокоманд, управл ющий вход-выход 24 устройства, информационные входы-выходы 25, 26 и 27устройства/ вход 28 микрокоманд устройства, вход 29 запуска, входвыход 30 синхронизации устройства и информационные шины 31, 32 и 33 устройства. , Устройство обмена информации микропроцессорной системы может быть выполнено в виде одной большой интегральной схемы на К-МДП технологии и помещено в 42тх выводной корпус. Считаетс , что внешние выводы устройства 25,26 и 27 - восьмиразр дные, микрокоманда, поступающа  на вход. 28- п тиразр дна . Несмотр  на малую разр дность микрокоманды, система микрокоманд может йлть достаточн9,. широка, что объ сн етс  наличием регистра 21, в состав которого, например , вход т: триггер группы микрокоманд , триггер сдв 1говых операций , триггер асинхронной иадачи информации , триггер повторени  микрокоманды , триггер условных операций и триггер загрузки служебных регистров (регистра 13, регистра 14 и регистра 21) из микрокоманды. При выполнении различных микрокоманд , устройство работа.ет следующим образом. В начале работы устройства обмена информацией микропроцессорной системы на вход 28 в регистр 23 подаетс  управл юща  информаци , соответствующа  загрузке регистра 21 регистра 13 и регистра 14 информацией
из микрокоманды либо из одного из внешних каналов 1,2 и 3. Управл юща  информаци  (микрокоманда) сопровождаетс  сигналом запуска, поступающим на вход 29 в узел 20. Информаци  запоминаетс  в регистре 23 и дешифруетс  в дешифраторе 22. Если код микрокоманды соответствует загрузке служебных регистров из одного из внешних каналов через блоки 1, 2 и 3 осуществл етс  прием информации из канала и запись в служебные регистры. Если код микрокоманды соответствует загрузке служебных регистров из микрокоманды, то устанавливаетс  в 1 триггер загрузк служебных регистров, вход щий в состав регистра 21. Следующа  микрокоманда , котора  также сопровождаетс  сигналом запуска в зависимости от кода поступает либо в регистр 14 регистр 13, либо в регистр 21. Загрузка этих регистров задает режимл работы устройства обмена информацие микропроцессорной системы.
Следует отметить, что после выполнени  каждой микрокоманды на входе-выходе 30 из блока 20 по вл етс  сигнал, свидетельствующий об исполнении микрокоманды, причем до по влени  этого сигнала/ даже при наличии сигнала запуска, поступающего на вход 29, нова  микрокоманда, поступающа  через вход 28 блоком 19 не воспринимаетс ..
В зависимости от кода микроког в.нды возможно выполнение различных операций обмена информации.
Пусть, например, необходимо осуществить операцию массива информации размерности К слов из одного внешнего канала в другой внешний канал (из входа-выхода 27 на .вход-выход 25). Операци  осуществл етс  следующим образом.
Сначала осуществл етс  загрузка в счетчик размерности массива. Информаци  о размерности массива поступает через блок 3 на информационную шину 33, затем происходит коммутаци  информации через коммутатор 18 на информационную шину 31, по которой она поступает на информационные входы счетчика 17 и запоминаетс Информаци  о размерности массива вводитс  в счетчик обратным кодом так, что если к этому коду добавить К все разр ды счетчика окажутс  в единичном состо нии. Затем выполн етс  загрузка регистра 21, регистров 13 и 14 кодом, соответствующим режиму первой группы повтор ющихс  микрокоманд, размаскированному сиг налу с выхода переноса счетчика 17 и положительной пол рности услови  После этого подаетс  микрокоманда коммутации информации из входа-выхода 33 на вход-выход 31, по которой Н11 юрмаци  из блока 3 поступает в блок 1, Параллельно с этим происходит выполнение операции +1 в счетчике 17, который формирует сигнал переноса, поступающий в блок 11.
Так как в регистре 13 содержитс  код, соответствующий размаскированию сигнала переноса счетчика 17, то на управл ющем входе-выходе 24 это состо ние соответствует переполнению (не переполнению) счетчика. В случае не переполнени  счетчика нулевой сигнал от старшего разр да счетчика через узел 12 поступает на вход узла 20. Так как при этом
код регистра 14 соответствует положительной пол рности услови , то сигнал на входе управлени  блока 19 соответствует невыполнению услови . Это приводит к многократному повторению микрокоманды до тех пор, пока сигнал на этом входе не станет соответствовать выполнению услови , т.е. до тех пор, пока не осуществл етс  передача массива информации.
После этого.в узле 20 формируетс  . сигнал, выдаваемый на выход 30 и свидетельствующий об окончании выполнени  микрокоманды. Во врем  выполнени  микрокоманды индикаци  перехода от 1 микроцикла к другому
осуществл етс  импульс-ами на входевыходе 30 .
Рассмотрим пример выполнени  операций обмена с арбитражем.
Причем дл  определенности описани  информаци  (запросы на арбитраж) поступают по входу-выходу, загрузка маски происходит из входа-выхода 26, а выдача результата операции (разрешение) производитс  на вход0 выход 27.
Сначала осуществл етс  загрузка маски запросов на арбитраж.. По входу 28 вместе с сигналом запуска (вход 29) подаетс  код соответствующей. 5 микрокоманды). Информаци  поступает через блок 2 на информационную шину 32, заноситс  в регистры блока 4. В узле 20 на входе-выходе 30 возникает сигнал синхронизации, свидетельствующий об окончании выполнени  микрокоманды .
После этого производитс  заг эузка регистров 21, регистра 13 и 14 кодом , который соответствует второй группе повтор ющихс  условных микрокоманд , размаскированному сигналу , на выходе .состо ни  блока 7 и отрицательной пол рности кода услови .
Затем подаетс  микрокоманда передачи информации из входа-выхода 25 с маскированием и арбитражем в вход-выход 27, при этом осуществл етс  прием информации в блок 1, котора  по шине 31 поступает в узел 10, на второйвход которого, поступает по информационной шине 32 маска С выхода узла 10 информаци  поступает на вход узла 8, где осуществл етс  выделение старшего по приоритету незамаскированного единичного сигнала. С выхода узла В индикаци  поступает на первый управл ющий вход коммутатора 18, с выхода которого по информационной шине 33 она пере .даетс  в блок 3. Параллельно с этим ригнал с выхода состо ни  блока 7
(сигнал сравнени  с ) поступает в блок 11. Так как в регистре 13 содержитс  код, соответствующий размаскированию сигнала состо ни  блока 7, то на шинах входа-выхода 24 эт . состо ниесоответствует отсутствию (наличию) незамаскированных запросов Причем, в случае отсутстви  незамаскированных за.просов (сравнение с О ) на соответствующей шине управл ющего входа-выхода 24 - высокий уровень. Этот сигнал через узел 12 поступает на вход управлени  блока 19. Так как код регистра 14 соответствует отрицательной пол рности кода услови , а на управл ющем входе-выходе 24 - высокий уровень, то сигнал на входе управлени  блока 19 соответствует невыполнению услови . Поскольку микрокоманда условна ,это приводит к запрету вьвдаЧ|И информации в блок 3, а так как микрокоманда повтор юща с  - невыполнение услови  приводит к ее повторению до тех пор, пока сигнал на управл ющем входе бло ка 19 не станет соответствовать выполнени услови . При этом произойдет выдача результата операции в блок 3 и в узле 20 сформируетс  на одной из шин входа-выхода 30 сигнал окончани  выполнени  микрокоманды. Во врем  выполнени  микрокоманды индикаци  перехода от одного микроцикла к другому осуществл етс  импульсами на шинах входа-выхода 30 узла 20.
При выполнении операции преобразовани  из последовательного кода в параллельный (информаци  в последовательном коде подаетс  из входавыхода 25) сначала производитс  загрузка регистра 21, в частности,уста1
триггера сдвиговых
новка в
операций, а после этого осуществл етс  преобразование информации из последовательного кода в параллельный . При этом информаци  в последовательном коде поступает через блок 1 на младший разр д информационной шины 31 и заноситс  в младший разр  регистра 5. Сдвиги в регистре 5 повтор ютс  до заполнени  информацией регистра, после чего на одной из шин входа-выхода 30 по вл етс  сигнал окончани  выполнени  микрокоманды . Во врем  выполнени  микрокоманды информаци  перехода от од- . ного микроцикла к другому осуществл етс  импульсами на входе-выходе 30.
Устройство обмена информации микропроцессорной системы может также выполн ть двухтактные как одиночные , так и повтор ющиес  микрокоманды - это микрокоманды преобразовани  форматов байт-слово (8 разр дов 16 разр дов) и слово-байт, а также микрокоманды чтени  и записи, микрокоманды ассоциативного доступа и др. Возможно наращивание разр дности информации при выполнении операций обмена путем объединени  нескольких устройств в группу (фиг.2). Взаимна  синхронизаци  устройств осуществл етс  объединением входов 29 и входов-выходов 30, а однотипна  реакци на услови  - объединением входоввыходов 24.
Таким образом, возможность обработки и анализа информации, вместе с возможностью наращивани  разр дности и оперативной реакции устройства на различные состо ни , возникающие в процессе обмена позвол ют повысить быстродействие устройства и расширить область его применени .

Claims (4)

1. Устройство дл  обмена информацией , содержащее три блока св зи с :каналом, первые входы-выходы которых  вл ютс  соответствующими информационными входами-выходами устройства , а вторые входы-.выходы подключены к соответствующим информационным входам-выходам коммутатора, и блок управлени , отличающеес  тем, что, с целью повышени  быстродействи , в него введены блок регистров , счетчик, операционный блок и блок задани  условных операций, причем вторые входы-выходы первого и второго блоков св зи с каналом соединены соответственно с первым и вторыми информационными входами-выходами блока регистров, счетчика, операционного блока и блока задани  условных операций, первый вход управлени  которого соединен с входом микрокоманд устройства и входом ко манды блока управлени , вход запуска и вход-выход- синхронизации которого  вл ютс  соответственно входом запуска и входом-выходом синхронизации устройства, выходы состо ни  блока регистров операционного блока и коммутатора и йыход переноса счетчика соединены соответственно с вторым, третьим, четвертым и п тым входами управлени  блока условных переходов, вход-выход и выход управлени  которого подключены соответственно к входу-выходу управлени  устройства и входу управлени  блока управлени J выход состо ни  счетчика соединен с входом управлени  операционного блока, первый и второй выходы управлени  которого подключены к соответствующим входам управлени  коммутатора.
2.Устройство по п. 1/ отличающеес  тем, что операционный блок содержит узел приоритета, схему сравнени  и узел маскировани , причем первые и вторые входы узла маскировани  и схемы сравнени  подключены соответственно к первому и второму информационным входам-выходам устройства, первые выходы - к выходу состо ни  блока, вторые выходы , --к первому выходууправлени  блока, третьи . выходы - к соответствующим входам узла приоритета,выход которого  вл етс  вторым выходом управлени  блока, третий информационный вход схемы сравнени   вл етс  входом управлени  блока.
3.Устройство - по п. 1, о т л ичающеес  тем, что блок задани  условных операций содержит ре .гистр маски состо ни , регистра пол рности кода условий, узел.маскировани  состо ний, регистр состо ни  и узел формировани  кода условий, причем первые, вторые и третьи входы регистра маски состо ни  и регистра пол рности кода условий соединены соответственно с первым и вторым информационными входами-выходами блока и первым входом- управлени  блока.
выход регистра маски состо ни  соединен с первым, входом узла маскиро1вани  состо ни , выход которого соединен с входом-выходом управлени  блока, а второй вход - с выходом
регистра состо ни , входы которого
 вл ютс  соответственно вторым,третьим, четвертым и п тым входами управлени  блока, выход регистра пол рности кода условий подключен к первому
входу узла формировани  кода условий,
вторым входом соединенного с входомвыходом управлени  блока, а выходом - с выходом управлени  блока.
4. Устройство по п. 1, о т л ичающеес  тем, что блок управлени  содержит регистр микрокоманд, дешифратор микроопераций, регистр режима и узел формировани  внутреннего рабочего цикла, причем вход регистра
микрокоманд  вл етс  входом команды блока, а выход соединен с входами дешифратора микроопераций и регистра режима, выходом соединенного с первым входом узла формировани  внутреннего
рабочего цикла, второй и третий
входы и вход-выход которого  вл ютс  соответственно входом запуска,входом управлени  и входом-выходом блока.
Источники информации,
прин тые во внимание при экспертизе
1.Патент СЗНА 4020472, кл. 340-172.5, 1976.
2.Авторскоесвидетельство СССР 444062,. кл. G 06 F 9/00, 1972
(прототип),
SU782646856A 1978-07-14 1978-07-14 Устройство дл обмена информацией SU941978A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782646856A SU941978A1 (ru) 1978-07-14 1978-07-14 Устройство дл обмена информацией

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782646856A SU941978A1 (ru) 1978-07-14 1978-07-14 Устройство дл обмена информацией

Publications (1)

Publication Number Publication Date
SU941978A1 true SU941978A1 (ru) 1982-07-07

Family

ID=20777981

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782646856A SU941978A1 (ru) 1978-07-14 1978-07-14 Устройство дл обмена информацией

Country Status (1)

Country Link
SU (1) SU941978A1 (ru)

Similar Documents

Publication Publication Date Title
US5195185A (en) Dynamic bus arbitration with concurrent same bus granting every cycle
US4237534A (en) Bus arbiter
US4181936A (en) Data exchange processor for distributed computing system
US4884192A (en) Information processor capable of data transfer among plural digital data processing units by using an active transmission line having locally controlled storage of data
US3924241A (en) Memory cycle initiation in response to the presence of the memory address
US5713025A (en) Asynchronous arbiter using multiple arbiter elements to enhance speed
US4387294A (en) Shift register-latch circuit driven by clocks with half cycle phase deviation and usable with a serial alu
SU941978A1 (ru) Устройство дл обмена информацией
US4467413A (en) Microprocessor apparatus for data exchange
SU1539787A1 (ru) Микропрограммное устройство дл сопр жени процессора с абонентами
SU1295410A1 (ru) Процессор дл мультипроцессорной системы
SU1388883A1 (ru) Устройство межмодульной св зи дл системы коммутации сообщений
SU1430957A2 (ru) Устройство дл тестового контрол цифровых блоков
SU949719A1 (ru) Сдвигающее устройство
SU736086A1 (ru) Устройство дл сопр жени
SU1195364A1 (ru) Микропроцессор
SU1072035A1 (ru) Устройство дл обмена информацией
RU2146064C1 (ru) Устройство программного управления
SU940151A1 (ru) Устройство обмена информацией
SU947849A1 (ru) Устройство дл сопр жени
SU877520A1 (ru) Устройство дл сопр жени
SU763885A1 (ru) Преобразователь кодов
SU1497743A1 (ru) Пересчетное устройство в @ -кодах Фибоначчи
SU773613A1 (ru) Устройство дл вывода информации
SU907550A1 (ru) Контроллер с переменным приоритетом