SU877520A1 - Устройство дл сопр жени - Google Patents

Устройство дл сопр жени Download PDF

Info

Publication number
SU877520A1
SU877520A1 SU802899909A SU2899909A SU877520A1 SU 877520 A1 SU877520 A1 SU 877520A1 SU 802899909 A SU802899909 A SU 802899909A SU 2899909 A SU2899909 A SU 2899909A SU 877520 A1 SU877520 A1 SU 877520A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
signal
input
output
block
Prior art date
Application number
SU802899909A
Other languages
English (en)
Inventor
Виталий Иванович Вьюн
Алексей Филиппович Зубец
Дмитрий Иванович Масол
Сергей Николаевич Сахаров
Original Assignee
Ордена Ленина Институт Кибернетики Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Ленина Институт Кибернетики Ан Усср filed Critical Ордена Ленина Институт Кибернетики Ан Усср
Priority to SU802899909A priority Critical patent/SU877520A1/ru
Application granted granted Critical
Publication of SU877520A1 publication Critical patent/SU877520A1/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Description

54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ
Изобретение относитс  у. вычислительной технике и может найти применение в вычислительных системах,. об слузшвающих абонентов различного типа (периферийные устройства, процессоры , ЭВМ и т. п. . Известно .устройство дл  сопр жени , используемое в вычислительной системе дл  подключени  абонентов к центральному устройству обработки и содержащее блок приема-выдачи сигналов от (в) периферийных устройств, арифметико-логический блок, блок регистров , счетчик команд, блок пам ти регистр команд, блок декодировани  и исполнени  команд ГО Недостаток этого устройства заклю чаетс  в низкой пропускной способнос ти, обусловленной необходимостью про граммной обработки отдельных разр до данных. Наиболее близким к предлагаемому по технической сущности  вл етс  уст ройство дл  сопр жени , содержащее п следовательно соединенные блок декодировани  и исполнени  команд, счетчик команд, пам ть команд , регистр команд, соответствующие вьрсоды которого подключены к первому входу блока маскировани  входных сигналов и к первым .входам блоков коммутации входов первого операнда, второго операнда и блока пам ти данных, выход которого соединен со входом &лока пам ти данных, соответствующими выходами подключенного- ко вторым входам блоков коммутации .входов первого операнда и второго операн да, выходы которых соединены с соответствующими входами арифметико-логического блока, соединенного через регистр результата со входом регистра управлени  выдачей и вторым входом блока коммутации входов пам ти данных, третьим входом соединенного с выходом блока маскировани  входных сигналов, второй вход которого подключен к выходу блока коммутации входных сигналов, входы которого  вл ютс  соответствую ,щими входами устройства, первый выход регистра управлени  вьщйчей соединен с дешифратором регистра выдачи, второ выход - с первыми входами блоков маскировани  входов регистров выдачи, вторыми входами подключенных-к соответствующим выходам дешифратора регистра вьщачи а третий выход г с первы ми входами блоков формировани , сигналов установки, вторые входы которых соединены с выходами соответствующих блоков маскировани  входов регистров выдачи, а выходы - через соответствую щие регистры вьщачи с соответствующим выходами устройства зД. Недостаток этого устройства состои в низкой пропускнбй способности, обус ловленной большим объемом дополнитель ной программной работы при упакрвке отдельньпс разр дов данных. Цель изобретени  - повьш1ение пропускной способности устройства. Поставленна  цель достигаетс  тем, что .а устройство, содержащее регистр команд, первый выход которого через последовательно соединенные блок деко дировани  команд иг счетчик команд под ключен ко входу пам ти команд, выходом :соединенной со входом регистра команд, блок коммутации входных сигналов , входы которого  вл ютс  СООТ-, . ветствующими входами устройства, блок , коммутации маски входных сигналов, блок.пам ти данных, блоки Коммутации входов первого и второго операндов, блок коммутации входов блока пам ти :данных, арифметико-логический блок, соединенный выходом со входом регистра результата, регистр управлени  выдачей , дешифратор регистра выдачи, рруцпу блоков коммутации маски входов регистров выдачи, группу блоков форми ровани  сигналов установки, группу регистров выдачи, выходы которых  вл ютс  соответствующими выходами устройства , причем второй выход регистра команд подключен к первым входам блоков коммутации входов первого и второго, операндов и блока коммутации входов .блока пам ти данных,, вторым вх дом соединенного с- выходом регистра результата и входом, регистра управлени  выдачей, первый выход которого . соединен со входом дешифратора регистра выдачи, второй выход - с первыми входами блока коммутации маски входов регистров выдачи группы, вторыми входами лодключенных к соответствующим , выходам дешифратора регистра вьщачи. а третий выход - с первыми входами блоков формировани  -сигналов установки группы, вторые входы которых соединены с выходами соответствующих блоков коммутации маски входов регистров выдачи группы, а выходы - со.входами соответствующих регистров вьщачи группы , третий выход регистра команд соединен с первым входом блока коммутации маски входных сигналов, вторым входом подключенного к выходу блока коммутации входных сигналов, а ходом - к третьему входу блока коммутации входов- блока пам ти данных, первь1й и второй блока пам ти данных соединены соответственно, со вторыми входами блоков коммутации входов первого и второго операнда, выходы, которых соединены соответственно с первым:- и вторым входами арифметикологического блока, введен блок регистров упаковки, причем первый.вход блока регистров упаковки соединен с третьим выходом регистра команд, второй вход - с выходом блока .коммутации входов блока па.м ти данных, а выход - со входом блока .пам ти данных. На фиг. 1 представлена блок-схема предлагаемого устройства;, на фиг. 2 блок-схема блока регистров упаковки; на фиг. 3 ..и 4 - функциональные схемы . формировател .входного сигнала.и регистра маски блока регистров, упаковки; на фиг. 5 - временна  диаграмма работы узла синхронизации блока регистров упаковки.. Устройство содержит блок J декодировани  команд, счетчик 2 команд, пам ть 3 команд, регистр 4 .команд, блок 5 коммутации маски входных сигналов, блок 6 коммутации входов первого операнда , блок 7 коммутации .входов второго операнда,,блок 8 коммутации входов блока пам ти данных,, блок 9 пам ти данных, арифметико-логический блок ( АЛБ) 10, регистр 11 результата, регистр 12 управлени  вьщачей, блок 13 коммутации входных .сигналов, дешифратор 14 регистра выдачи, блок 15 коммутации маски входов регистров выдачи, блок 16 формировани  сигналов установки , регистры 17 вцЕ(ачи и блок 18 регистров упаковки. Блок 18- регистров . упаковки содерг жит узел 19 коммутации входов блока, регистр 20..упаковки, регистр 21 данных, регистр 22 маски и узел 23 синхронизации , включающий (фиг. 2) элемент ИЛИ 24, формирователи 25-27 входного
сигнала, элементы И 28-30, элемент НЕ 31 и генератор 32 импульсов.
Формирователь входного сигнала,содержит (фиг. 3) элементы НЕ 33 и ЗА и элементы И-НЕ 35-37.
Регистр 22 маски содерткит (фиг. 4) элемент ИЛИ 38 и группу одинаковых разр дов, каждый из которых включает элементы И 39 и 40, элемент ИЛИ 41 и триггер 42, представл ющий D-триггер с динамическим управлением.
Адрес команды, по которому блок 1 осуществл ет считывание команды из пам ти 3 в регистр 4, а затем формирование всех необходимых управл ющих сигналов, хранитс  в счетчике 2.
Выборка дискретных входных сигналов , подлежавших обработке, осуществл етс  блоками 13 и 5. Блок 13 позвол ет вьщелить число сигналов, равное дл не слова, а блок 5 - отдельные сигнал в этом слове, отмеченные единицами в соответствующих разр дах ,маски, причем все остальные сигналы этого слова замен ютс  нул ми. Полученное слово запоминаетс  в блоке 9 пам ти, предназначенным дл  хранени  промежуточных результатов. Блоки 6 и 7 коммутируют на свои вы хода значени  первого (операнд . А) и второго (операнд В) операндов дл  дальнейшей обработки. Блок 8 коммутирует на свои выходы промежуточные результаты дл  запоминани  в блоке 9 . пам ти, АЛБ 10 вьтолн ет в соответст . 1вии. с полученным кодом одну из арифметических или логических операций над поступающими операндами А и & и передает результат в регистр П. Установка в регистрах 17 дискретных выходных сигналов, служащих дл  управлени  абонентами, осуществл етс  блоками 12 и 14-16. Содержимое регист ра 12 функционально разделено на три пол . В первом поле указан номер одного из регистров 17 в двоичном коде, который дешифрируетс  дешифратором 14 Во втором поле, поступающем йа входы блока 15, единицами отмечены сигналы, подлежащие изменению, а нул ми - не подлежащие изменению. В третьем поле, поступающем на входы блока 16, указаны новые значени  тех сигналов, которые подлежат изменению. Блок 18 позвол ет .упаковать (т. е. расположить последовательно друг за другом, начина  с крайнего правого разр да) произвольные разр ды слова данных, отмеченные единицами, в соответствуюиц1х разр дах слова маски. Результат упаковки может быть представлен в виде двух полей. В правом поле, содержащем столько разр дов, сколько единиц в слове маски,, наход тс  упаковакнь е разр ды поступившего слова данных. В левом поле могут т быть или нули во всех разр дах, или сдвинутые влево на число единиц в слове маски ранее занесенное слово данных.
Слово данных, подлежащее упаковке, заноситс  в регистр 21.и в соответствии со значением слова маски в регистре 22 передаетс  в выходной регистр 20 Узел 23 управл ет процессом упаковки и фиксирует его окончание. Узел 19 позвол ет не примен ть упаковку в тех случа х, когда она не требуетс .

Claims (2)

  1. Регистры 20-22 имеют одинаковое число разр дов и обеспечивают прием параллел ьного кода и. сдвиг его на один разр д влево.В процессе упаковки содержимое регистров 21 и 22 сдвигаетс  влево при каждом сигнале сдвига , а содержимое регистра 20 только в том случае, когда в крайнем левом разр де регистра 22 находитс  единица , при этом крайний левый разр д регистра 21 сдвигаетс  в крайний правый разр д регистра 20. . Признаком окончани  процесса упаковки,  вл етс  формирование признака ноль во всех разр дах регистра 22, дл  этого Ч при сдвиге влево крайний правый разр д регистра 22 устанавливаетст в ноль. Таким образом, после окончани  упаковки в регистр 20 будут переписаны только те разр ды регистра 21f дл  которых в соответствующих разр дах регистра 22 были записаны единицы, причем они будут расположены слева от предыдущего содержимого регистра 20. На фиг. 2 показаны схема узла 23 и его св зи с остальными узлами блока 18 и с блоком 1 (цепи синхронизации от блока 1 декодировани  команд не сопровождаютс  дополнительными надпис ми в круглых скобках). Дополнительный сброс регистра 20 упаковки осуществл етс  сигналом Сброс 2 с помощью элемента ИЛИ 24. Многбвходовый элемент И 29 служит дл  формировани  признака ноль во всех разр дах регистра 22 маски. Дл  этой . цели на каждый вход элемента И 29 поступает инверсный выход триггера каждого разр да регистра 22. Элемент НЕ 31 позвол ет получить инверсное значение признака, формируемого элементом И 29. Двухвходовые элементы И 28 8 И 30 формируют сигналы Управление, определ ющие вьтолнение (элемент И 28) и завершение (элемент И 30) процесса упаковки. Дл  этой цели на первые вхо ды этих элементов поступает сигнал Разрешение сдвига. Формирователи позвол ют согласовать поступление сиг налов Управление и Входной импульс формируемый генератором 32 импульсов, и, таким образом, исключают по вление искаженных импульсов на своих выходах При отсутствии сигнала Входной импульс на входе элемента НЕ 33 и на первом входе-элемента И-НЕ 37 по витс сигнал -на первом., входе элемента И-НЕ 35, .на первом входе элемента И-НЕ 36 и входе элемента НЕ 34 и, следователь но, будет отсутствовать сигнал на вых де элемента НЕ 34 j который выходом формировател . -В этом случае сигнал Управление,-поступающий на второй вход элемента И-НЕ 35, имеет, возможность подготовить формирователь к дальнейшей работе.-Если сигнал Управление отсутствует, то по витс  сигнал на втором входе элемента И-НЕ 36 и, следовательно, -исчезнет сигнал на втором входе элемента И-НЕ 37, и поэтому он не сможет пропустить на свой-выход поступающие сигналы Вход ной импульс. Если сигнал Управление по витс , то исчезнет сигнал на выходе элемента И-НЕ 35) что вызовет.по в ление сигнала на втором входе, элемента И-НЕ 37 и поэтому он сможет пропускать на свой выход поступающие сигналы Входной импульс, При наличии сигнала Входной импульс исчезает сигнал на первом входе элемента И-НЕ 35 и сигнал « Управление не может больше вли ть на работу формировател . Если сигнал Управление присутствовал при по влении сигнала Входной импульс, то, как бьшо рассмотрено выше, исчезновение-сигнала на выходе элемента И-НЕ 37 обеспечит по вление сигнала иа втором входе элемента И-НЕ 37 на врем , равное длительности сигнала Входной импульс, независимо от исчезновени  в этот период сигнала Управление. Вход щие -в состав блока- 18 регистры 20-22 выполн ют аналогичные функции , -а именно:-прием и вьщачу параллельного кода и сдвиг его- на один разр д влево и поэтому имеют -аналогичную структуру. Б -регистре 22 маски элемент ИЛИ 38 служит дп  объединени  сигналов, посту пающих на управл ющий вход триггеров 42, а двухвходовые элементы И 39 и 40 совместно с элементом-ИЛИ 41 - на информационный вход триггера 42. Элементы И 40 позвол ют организовать прием параллельного кода, а элементы И 39 - сдвиг.его на один разр д влево. Дп  этой цели на первые входы всех элементов И 39 поступает сигнал Разрешение сдвига, а на второй вход элемента И 39 каждого старшего разр да поступает единичный выход триггера 42 соседнего младшего разр да, На второй вход элемента И 39 самого младшего разр да поступает сигнал О, представл ющий собой посто нно отсутствующий сигнал, так назьгааемый логический ноль. Описыв аема  организаци  регистров блока 18 основана, на том, что триггеры с динамическим управлением игнорируют изменение сигнала на информационном входе во врем  действи  сигнала на управл ющем входе, другими словами они воспринимают только то значение сигнала на информационном входе, которое непосредственно находитс  в момент по влени  переднего фронта сигнала на управл ющем входе. На первый выход регистра 22 маски . поступает.сигнал с единичного выхода триггера самого ртаршего разр да, этот сигнал имеет наименование Выход 22. Аналогичный выход регистра 21 данньк имеет наименование Выход 21. На втором выходе регистра 22 маски, поступающем на входы элемента И 29, собраны инверсные выходы всех триггеров 42. -Устройство работает следующим образом . : При необходимости преобразовани  последовательного кода, поступающего от.абонента, в параллельный код устройство работает следующим образом. При выполнении каждой команды упаковки слово маски из регистра 4 заноситс  в регистр 22 и одновременно поступает в блок 5, а слово данных, формируемое блоками 13 и 5 и содержащее требуемый входной сигнал, заноситс  в регистр 21,через блок 8. После окончани  команды упаковки к содержимому регистра 20 будет добавлен справа бит информации, поступивший от абонента. Регистр 20 устанавливаетс  в ноль при выполнении первой команды упаковки и после того как его содержимое запи сано в блок 9 пам ти. При необходимости сформировать .одно слово данных из полей, наход щихс  в разных словах, например, дл  /занесени  в регистр 12, устройство рабогтает следуюпщм образом. При выполнении первой команды упаковки регистр 20 устанавливаетс  .в ноль., в регистр 22 .поступает слово маски из регистра 4, а в регистр 21 слово данных, содержащее первое поле из блока 9 пам ти через блок 6, АЛБ 10, регистр 11 и блок 8. Слово маски содержит единицы только в тех разр дах , которые надо выделить .из слова данных. После выполнени  этой команды в регистре 20 будет находитьс  первое поле. При выполнении последующих команд упаковки регистр 20 не устанавливаетс  в .ноль и поэтому после второй команды он будет содержать два пол , а послетретьей команды - три пол . Затем содержимое регистра 20 запоминаетс  в блоке 9 пам ти, а оттуда поступает в регистр 12 дл  выдачи с помощью блоков 14-17 управл ющих сигналов к абоненту. Работу узла 23 рассмотрим на конкретном , примере. Пусть необходимо сформировать одно слово данных из полей, наход щихс  в трех разных словах данных. Дл  удобст ва принимаем, что все слова состо т и четырех бит. В каждом исходном слове данных единицей в соответствующем раз р де слова маски отмечены разр ды, вы бираемые дл  упаковки. Пусть исходные слова данных и маски заданы в таком виде:; Первое слово данных 1101 Первое слово маски 0100 Второе слово данных 0101 Второе слово маски 1001 Третье слово данных 1001 Третье слово маски 0010 В процессе упаковки последовательн расположенные разр ды каждого последующего слова данных должны располагатьс  справа от выбранных разр дов .предыдущего слова данных. Таким образом , искомое .слово данных должна имет вид 1010. . В начале каждой команды упаковки происходит занесение слов данных и маски в соответствующие регистры блока упаковки. Дл  этой цели в блоке 1 формируютс  сигналы Разрешение приема , Данные и Маска, которые обе спечивают поступление информации на информационный вход триггеров регист0 ров и сигналы .прием 21 и Прием 22, которые, поступа  на управл кицие входы этих триггеров, обеспечивают занесение в них поступающей информации. Так как первое слово данных содержит единицу в крайнем левом разр де, то по переднему фронту сигнала Прием 21 устанавливаетс  сигнал Выход 21. Только при вьтолнении первой команды упаковки в блоке 1 .будет сформирован сигнал Сброс 2, который установит в нулевое состо ние все триггеры регистра 20 упаковки. После сн ти  названных выше сигналов блок 1 устанавливает сигнал Разрешение сдвига, который подготавливает цепи сдвига влево в регистрах блока регистров упаковки и запускает его узед синхронизации. Так как исходное слово маски не содержит нули во всех разр дах, то сигнал, на выходе элемента И 29 (фиг. 2) отсутствует и, следовательно, произойдет совпадение сигналов только на входах элемента И 28, что вызовет .по вление , сигнала Управление, на его выходе. Поскольку поступление.сигнала Разрешение сдвига совпало с наличием сигнала Входной импульс, формируемого генератрром 32, .то только следующий импульс генератора 32 сформирует первый сигнал Сдвиг 21 и 22 на выходе формировател  26.,Во врем  действи  этого сигнала, произойдет ус- тановка сигнала Выход 22,. однако формирователь 25 сформирует сигнал Сдвиг 20 только во врем  действи  второго сигнала Сдвиг 21 и 22. Во врем  действи  второго сигнала Сдвиг 21 и 22 исчезнут сигналы Выход 21 и Выход 22 и установитс  сигнал Выход 29, что вызовет сн тие сигнала Управление дл  формироватеЛЯ 26 и по вление сигнала Управление дл  формировател  27. Тем не менее благодар  использованию триггеров с динамическим управлением в крайний правый разр д регистра 20 будет записано предшествующее, т. е, единичное значение сигнала Выход 21, а благодар  использованию формирователей не произойдет укорочение сигнала Сдвиг , 20 и сигнал Конец будет -сформирован только следующим импульсом генератора 32. Таким образом, после выполнени  первой команды упаковки в регистре 20 будет содержатьс  код 0001. При выполнении второй команды упаковки по сигналу Прием 22 произойде установка сигнала Выкод -22 и сн тие сигнала Выход 29, и в соответствии со значением слова маски -будат сформировано четыре сигнала- Сдвиг 2 и 22 и два сигнала. Сдвиг 20, которые Б соответствии, со значением.сигнала Вьйсод 21 установ т в. регистре 20 упаковки код 0101. В nporpa iMax-обслуживани  различных абонентов, операци  упаковки встре чаетс  довольно часто. Например, перекодировка форматов входных данных . (преобразование из последовательного кода в параллельный,-из зонного формата в упакованный и т. п.); подготовка- данных дл  вьздачи абоненту (пре образование из упакованного формата в зонный формат, добавление служебных полей и т. п. I вкутренние потребности программиста (компановка полей, . работа с таблицами и т. п.). При вьшолнении операции упаковки с помощью только одних программньгх , средств, как это выполн етс  в извест ном, требуетс  по крайней мере а-ри дл  каждого вновь - добавл емого пол : конъюнкци , сдвиг-, дизъюнкци , Б предлагаемом устройстве дл  этих же целей используетс -только одна команда. Таким образом, устройство по сравнению с .известным позвол ет уменьшит общее врем  выполнени  программы обслуживани  абонента, т/ е.; повысить . пропускную crtoco HocTb-устройства; уменьшить врем  отработки -входных сиг налов абонента,-т. е. увеличить скорость вьщачи ответной реакции - устройства к абоненту; сократить объем.пам ти команд и число типов команд, Формула изобретени  Устройство дл  сопр жени ,.содержа щее регистр команд, первый выход которого через последовательно соединен ные блок декодировани  -команд и счетчик команд подключен ко входу .пам ти команд, выходом соединенной- со входом регистра команд, блок коммутации вход ных сигналов, входы которого  вл ютс  соответствующими входами устройства-, блок коммутации маски входных сигнал . блок пам ти данных, .блоки.коммутации входов первого и второго операндов, блок коммутации входов блока пам ти данных, арифметико-логический блок. 0 соединенный выходом со входом регистра результата, -реги стр управлени  выдачей , дешифратор регистра-выдачи, . группу блоков коммутации маски входов регистров выдачи, группу блоков формировани  сигналов установки, группу регистров выдачи, выходы которых  вл ютс  соответств.у1ощими выходами устройства , причем второй выход регистра команд подключен к- первым входам блоков коммутации входов первого и второго операндов и блока коммутации входов блока пам ти данных, вторым входом соединенного с выходом регистра .результата и входом регистра управлени  вьщачей , первый выход которого соединен со.входом дешифратора регистра выдачи, второй выход г с первыми входами блока коммутации маски входов регистров выдачи группы, вторыми входами подключенных к соответствующим выходам дешифратора регистра выдачи, а третий выход - с первыми входами блоков формировани  сигналов установки группы, вторые входы которых соединены с выходаг4и соответствующих блоков коммутации маски входов регистров выдачи группы, а выходы - со входами, соответствующих регистров выдачи группы, третий выход регистра команд -соединен с первым входом блока коммутации маски вход- иых сигналов, вторым входом подключен-ного к выходу блока коммутации входных сигналов, а выходом т к третьему входу блока коммутации входов блока пам ти данных первый и второй выходы блока пам ти данных соединены соответственно со вторыми входами блока коммутации входов первого и второго операнда , выходы которых соединены соответственно с Первым и вторым входами арифметико-логического -блока, о т и ч а ю щ е ее   тем, что, с це.г лью повышени  пропускной способности устройства, в него введен блок регистров упаковки, причем первый вход бло Ка регистров упаковки соединен с третьим выходом регистра команд, второй вход - с выходом блока коммутации входов блока пам ти данных, а выход - со входом блока пам ти данных. Источники информации, прин тые во внимание при экспертизе 1. Патент США № 3628325, кл. 340-172.5, опублик. 1972.
  2. 2. Патент Великобритании № 1.378.144, кл. G 06 F 3/00, опублик. 1970 (прототип ) .
    Кулаку 9
    BMxoffmjL
    -L
    CSpocl
    2f
    Z3
    I моска ..
    .//.4
    1
    Ж-
    I
    / K
    /w
    ffSui
    w I
    iO I
    гш
    g «J
    flT
    19
    IB
    31
    Вы1ко919
    KOi
    Конец tfnoKo6Kt/
    (Put, 2
SU802899909A 1980-01-03 1980-01-03 Устройство дл сопр жени SU877520A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802899909A SU877520A1 (ru) 1980-01-03 1980-01-03 Устройство дл сопр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802899909A SU877520A1 (ru) 1980-01-03 1980-01-03 Устройство дл сопр жени

Publications (1)

Publication Number Publication Date
SU877520A1 true SU877520A1 (ru) 1981-10-30

Family

ID=20885307

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802899909A SU877520A1 (ru) 1980-01-03 1980-01-03 Устройство дл сопр жени

Country Status (1)

Country Link
SU (1) SU877520A1 (ru)

Similar Documents

Publication Publication Date Title
US3787818A (en) Mult-processor data processing system
US4490786A (en) Vector processing unit
US4509113A (en) Peripheral interface adapter circuit for use in I/O controller card having multiple modes of operation
US3689895A (en) Micro-program control system
US3469244A (en) Electronic computer
US4156903A (en) Data driven digital data processor
US3210733A (en) Data processing system
US3553653A (en) Addressing an operating memory of a digital computer system
US3495222A (en) Program controlled electronic computer
US4480314A (en) Method for optimizing printer response time for a key to print operation
CA1082369A (en) Processor circuit
US3360780A (en) Data processor utilizing combined order instructions
US4156908A (en) Cursive mechanism in a data driven digital data processor
US4032898A (en) Interface control unit for transferring sets of characters between a peripheral unit and a computer memory
JPH02107461A (ja) 画像形成装置
SU877520A1 (ru) Устройство дл сопр жени
US3432810A (en) Addressing system for a computer employing a plurality of local storage units in addition to a main memory
US3351915A (en) Mask generating circuit
US3470537A (en) Information processing system using relative addressing
US3689893A (en) Accounting machine processor
US3398402A (en) Simplified data-processing system
US3238508A (en) Logical manipulator
US4024503A (en) Priority interrupt handling system
SU1109757A1 (ru) Процессор
SU1120340A1 (ru) Управл юща векторна вычислительна система