SU773613A1 - Устройство дл вывода информации - Google Patents

Description

1

Изобретение относитс  к вычисли- тельной технике и может быть использовано при построении устройств обмена управл к цих вычислительных систем с периферийными устройствами, j

Дл  согласованной работы системы с периферийными устройствами канал обмена должен обеспечивать необходимые частоты передачи и определенные (разовые соотнесени  между передавае- Q 1/1ЫМИ сигналами, которые завис т от ;длины канала св зи и параметров периферийных устройств.

Известно вычислительное устройство j обеспечивающее передачу данных на нескольких частотах и содержащее в каждом канале интерфейсный адаптер, снабженный преобразователем параллельного, кода в последовательный , регистром выбора часто- 20 .ты, генератором синхроимпульсов и мультиплексором.

Устройство передает информацию на частоте, код которой установлен Е регистре выбора частоты центральным 25 обрабатывающим устройством II

Недостатком известных устройств  вл етс  фиксированный набор нескольких частот передачи и.жесткие фазовые соотношени  между передаваемы- JQ

ми сигналами, что ограничивает об,-. ;ласть применени  устройств.

Наиболее близким по технической сущности к предложенному  вл етс  устройство дл  вывода данных из процессора , содержащее блоки сопр жени , управлени , согласовани J регистр обмена, генератор тактовой частоты, блок задани  режима вывода, причем входы устройства св заны с первыми входами блока управлени  и регистра обмена, выход которого подключен ко входам блоков сопр жени  и первенцу входу блока задани  режима вывода, выход генератора тактовой частоты соединен со вторым входом блока управлени , выход которого подключен ко вторым входам регистра обмена и блоку задани  режима вывода, выход блока режима вывода соединен с третьим входом блока управлени  , выходы блоков сопр жени  подключены ко входам блока согласовани , выходы которого  вл ютс  выходами устройства 2.

Недостатком этого устройства  вл ютс  большие аппаратурныезатраты, требуемые при использовании его дл  работы с различными типами периферийных устройств.

Цель изобретени  - сокращение ап .паратурных затрат.

Поставленна  цель достигаетс  тем что в устройство, содержащее буферную пам ть, информационный вход которой  вл етс , входом устройства, а .информационные выходы соединены с соответствующими информационными входами сдвигового регистра,формирователь синхроимпульсов и узел сопр жени , выход которого  вл етс  выходо устройства, введены пам ть управлени , три элемента И и группа элементов И, причем первые выходы форми ровател  синхроимпульсов и пам ти управлени  подключены к соответствующим входам первого элемента И, выходом соединенного с управл ющим входом буферной пам ти, вторые выходы - к соответствующим входам второго элемента И, выходом соединенного с управл ющим входом пам ти управлени , а третьи выходы к соответствующим входам третьего элемента И, выходом срединенного с первым управл ющим входом сдвигового регистра, выходы которого- подключены к первым входам соответствующих элементов И групп, а второй управл ющий вход - к четвертому выходу пам ти управлени , информационный вход которой соединен с входом устройства , п тый выход - со вторыми входами элементов И группы, а группа входов - с группой входов узла сопр жени , соответствующие входы которого подключены к выходам элементов И группы.

На чертеже представлена блоксхема устройства.

Устройство содержит буферную пам ть (БЗУ-) 1, формирователь 2 синхроимпульсов , сдвиговый регистр 3, узел 4 сопр жени ,пам ть 5 управлени  (ЗУУ), первый 6, второй 7 и тре тий 8 элементы И и группу элементов И 9.

Буферна, пам ть и пам ть управлени  содержат запоминающий модуль 10 и счетчик 11 адреса, причем в пам ти управлени  в качестве тако го модул  может быть использован модуль с оперативной сменой информации .

Устройство работает следующим образом.

Перед началом работы устройства производитс  его предварительна  настройка, котора  осуществл етс  по информации, поступающей на вход устройства. .

По сигналам, поступающим на вход устройства, производитс  запрет приема внутренних управл ющих сигналов , поступающих на управл ющие входы БЗУ 1 и ЗУУ 5, после чего ЗУУ 5 (и БЗУ 1, если БЗУ - оперативна  пам ть) загружаетс  информацией, необходимой дл  передачи. По оконча

НИИ загрузки счетчики 11 адресов ЗУУ 5 и БЗУ 1 устанавливаютс  в исходное состо ние, соответствующее сщресам первых слов, которые должны быть считаны.

5 Б конце загрузки ЗУУ 5 и БЗУ 1 перевод тс  в режим .Чтение, после чего снимаетс  запрет приема внутренних управл ющих сигналов.

При наличии нужной дл  передачи

Q информации в ЗУУ 5 настройка заключаетс  только в установке начальных адресов, передаваемых с магистральной линии.

Временные положени  передаваемых сигналов в устройстве измен ютс  с дискретом, равным циклу работы. ЗУУ 5. Передача данных происходит под действием управл ющих сигналов, поступающих с ЗУУ. При установлении БЗУ 1 и ЗУУ 5 в режим Чтение

0 на выходе БЗУ 1 по вл етс  первое передаваемое слово, на выходе ЗУУ 5 первое слово управлени  передачей. Первое слово, считываемое из ЗУУ, содержит 1 на втором, третьем

выходах и О на первом, четвертом , п том выходах.

Наличие 1 на втором выходе ЗУУ 5 обеспечивает увеличение содержимого счетчика 11 ЗУУ 5 на единицу дл  формировани  управл ющего слова

следующего такта работы устройства.

Нулевой сигнал на четвертом выходе ЗУУ 5 переводит сдвиговыйрегистр 3 в режим приема параллельного кода из БЗУ 1, который записываетс  в сдвиговый регистр 3 по импульсу, посупающему от формировател  2, Разрешение на поступление импульса определ етс  1 на

третьем выходе ЗУУ 5.

Нулевые сигналы на п том и первом выходах ЗУУ 5 запрещают прохождение информации из сдвигового регистра 3 на входы узла 4 сопр жени , а также изменение адреса БЗУ 1.

На втором такте работы устройства на выходах ЗУУ 5 по вл етс 

код 01001, Этот код запрещает изме .нение адреса БЗУ 1 (О на первом выходе ) , разрешает изменение адреса ЗУУ 5 (1 на втором выходе)запрещает изменение информации на сдвиговом регистре 3 (О на третьем выходе ) , сохран ет режим сдвигового регистра 3 (О на четвертом выходе)и разрешает прохождение информации из сдвигового регистра 3 на узел 4 сопр женц. Если требуетс  передать

информационный импульс заданной,длины , то из ЗУУ 5 последовательно считываетс  последовательность управл ющих слов, содержащих в разр дах с первого по п тый вышеописанный

код 01001. После .окончани  передачи.

ймпульса идет передача паузы, котора  формируетс  выдачей управл ющих слов с кодом 01000, Этот код отличаетс  от предыдущего нулем на п том выходе ЗУУ 5,по; которому происходит запрет выдачи на узел 4 сопр жени  информации сдвигового регистра 3. Длительность паузы, так же как и длительность импульса, определ етс  числом считываемых из ЗУУ 5 слов, имеющих код 01000.

В течение паузы, в зависимости от того идет передача параллельным кодом или последовательным, возможно прин ть новую- информацию в сдвиговый регистр 3 или сдвинуть старую .

Прием информации в сдвиговый регистр 3 во врем  паузы обеспечи-ваетс  кодом 11000, отличающимс  от предыдущего наличием 1 в первом выходе ЗУУ 5, что обеспечивает увеличение содержимого счетчика 11 на БЗУ 1 на единицу и выдачу в начале следующего такта нового информационного слова, которое записываетс  в сдвиговый регистр 3 по коду 01100.

Сдвиг информации в течение паузы обеспечиваетс  кодом 01110.

Передача последующих разр дов или слов из БЗУ 1 происходит аналогично .

Параллельно с передачей информационных сигналов возможна передача служебных сигналов по группе ЗУУ 5, длительности которых также определ ютс  числом последовательно считываемых из ЗУУ слов, содержащих 1 в соответствунйдих разр дах.

Конец передачи инициируетс  по влением на выходах ЗУУ 5 кода 00000, по которому запрещаетс  изменение счетчиков 11 ЗУУ и БЗУ, .запись в сдвиговый регистр 3 и передача информации из него на входы узла 4 сопр жени .

Запрет изменени  счетчика 11 ЗУУ 5 обеспечивает циклическое повторение этого режима, до тех пор пока процессор не произведет новую настройку .

Группа выходов ЗУУ 5 во врем  циклической вьщачи кода конца fiepeдачи может быть обнулена или содержать какой-нибудь код, сигнализиру ,н:щий о том, что передача данных око .чена.

Таким образом, устройство обеспечивает передачу информации с произвольным временным расположением передаваемых сигналов, что позвол ет исключить необходимость использовани  блоков временного

преобразовани  передаваемых сигналов дл  периферийных устройств разных типов и этим сокращаетс  объем оборудовани  устройства , Дискрет изменени  временных параметров передаваемых сигналов определ етс  циклом работы пам ти управлени . При реализации этой пам ти на больших интеграшьных схемах, например серии 500, этот дискрет не превышает 50 не,

0 , что обеспечивает формирование сигналов с требуемыми временными параметрами и фазовыми соотношени ми при подключении новых периферийных устройств без переделки аппаратуры.

5

Claims (2)

1.Патент США № 4052702, кл. 364-200, 1977.

2.Авторское свидетельство СССР № 526880, кл. G Об F 3/04, 1976

0 ( прототип).

7 1

1