SU968797A1 - Устройство дл ввода информации - Google Patents

Description

которого соединен с первым входом третьего элемента И, с первь№1 входом четвертого элемента И и с третьим выходом распределител  импульсов, четвертый выход которого соединен с первым входом п того элемента И, вто рой вход которого соединен с вторым входом третьего элемента И, с вторым входом четвертого элемента И и с вторым выходом второго регистра, третий выход которого соединен с третьим входом четвертого элемента И и стретьим входом третьего элемента И, выход которого  вл етс  первым выходо .м устройства, выход первого элемента И соединен с входом третьего регнстра f выход которого соединен с четвертым входом третьего И и с третьим входом второго элемента И, выход которого соединен с первым входом первого счетчика, выход которого соединен с четвертым входом четвертого элемента И, выход которого  вл етс  вторым выходом устройства, введены второй счетчик, второй дешифратор , элемент пам ти, четвертый регистр , шестой, седьмой, восьмой и дев тый элементы И, группа элементов И и элемент ИЛИ, выход которого соединен с вторым входом первого счетчика выход которого соединен с первым входом седьмого элемента И, выход которого- вл етс  третьим выходом устройства , третий и четвертый выходы второго регистра соединены с первым и вторым входами шестого элемента И, выход которого соединен с первым входом второго счетчика, выход которого соединен с входом второго дешифратора выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с четвертым входом третьего элемента И, третий и четвертый выходы распределител  импульсов соединены соответственно с третьим входом шестого элемента И и с первым входом дев того элемента И, выход которого соединен с вторым входом второго счетчика,.с первым входом восьмого элемента И и с первым входом элемента ИЛИ, второй вход которого соединен с выходом п то,ро элемента И, один из выходов второго дешифратора соединен с вторым входом седьмого элемента .И и с входом элемента пам ти, выход которого соединен с вторым входом дев того; Элемента И, выходы элементов И группы соедйнены с входами четвертого регистра, выход которого соединен с вторым входом восьмого элемента-и, выход которого  вл етс  четвертым выходом устройства.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 пример ввода информации.

Устройство содержит первый регистр 1, первый вход 2 устройства, генератор 3 одиночных импульсов делитель 4 Частоты, генератор 5 импульсов, распределитель 6 импульсов, второй вход 7 устройства, первый дешифратор 8, первый элемент И 9, второй 10 и третий 11 регистры, второй 12, третий 13, четвертый 14 и п тый 15 элементы И, первый выход 16 устройства, первый счетчик 17, второй выход 18 устройства, шестой элемент И 19, второй счетчик 20, второй дешифратор 21, группу элементов И 22-24, седьмой элемент И 25, .элемент 26 пам ти, четвертый регистр 27, восьмой 28 и дев тый 29 элементы И, элемент ИЛИ 30, третий 31 и четвертый 32 выходы устройства.

В таблице на фиг. 2 в графе 1 указываетс  номер такта, в графе 2 признаки и адрес информации, вводимой в оперативную пам ть, в графе 3 - наименование цикла по первому выходу устройства, в графе 4 - признаки и адрес информации, вводимой в управл ющую пам ть, в графе 5 - наименование цикла«по второму выходу устройства.

Устройство работает следующим образом .

Первый такт служит дл  ввода символа П,  вл ющегос  признаком оперативной пам ти. Такты с второго по п тый служат дл  ввода адреса оперативной пам ти, в шестом такте вводитс  признак передачи адреса, обозначенный в графе 2 символом А. В тактах с седьмого по четырнадцатый и с шестнадцатого до двадцать третий ввод тс  первое и второе информационное слово. В п тнадцатом и двадцать четвертом тактах ввод тс  признаки записи,, обозначенные в графе 2 символом 3. Информаци  вводитс  адресно-групповЕЛм способом, когда перед первым словом информации указываетс  начальный адрес массива. Адреса последующих вводимых слов определ ютс  модификацией начального йдрёса в первом такте.

В каждом такте символ поступает с первого входа 2 устройства на первый регистр 1.Одновременно по второму входу 7 устройства на генератор 3 одиночных импульсов и распределитель б импульсов поступает синхроимпульс.На вход генератора 3 одиночных импульсов с выхода делител  4 частоты поступает тактирующа  сери  импульсов, вырабатываема  генератором 5 импульсов. После записи символа на первый регистр 1 запускаетс  распределитель 6 импульсов(Отрабатывающий п ть тактов. По первому такту первый дешифратор 8 анализирует состо ние первого регистра 1. Если это состо ние соответствует одному из символов служебной информацй г , то соответствующий разр д второго регистра 10 устанавливаетс  в единичное -состо ние. Если вводитс 

символ адресного или числового сло.ва то Четыре младших разр да первого ре гистра 1 по второму такту через первый элемент И 9 поступают на третий регистр 11, который выполнен сдвигающим на четыре позиции в сторону младших разр дов. Второй, третий и. четвертый такты осуществл ют ввод адресного слова. При этом первый дешифратор 8 устанавливает признак отсутстви  служебной информации. В шестом такте устанавливаетс , в единичное состо ние разр д второго регистра 10. В п том такте никаких передач не производитс . В шестом такте на регистр 1 поступает символ передачи адреса. При этом первый дешифратор 8 анализирует состо ние первого регистра 1 и, устанавливает второй разр д второго регистра 10 в единичное состо ние. Далее второй элемент И 12 перезаписывает dдресное слово, сформированное в третьем регистре 11 в первый счетчик 17. В последующих восьми тактах производитс  ввод информационного слова, которое фо15мируетс  на третьем регистре 11. В п тнадцатом такте вводитс  признак записи. При этом первый дешифратор 8 производит -анализ содержимого первого регистра 1. Четвертый разр д второго регистра 10 устанавливаетс  в единичное состо ние. В этом такте производитс  также передача адресного и информационного слова в оперативную пам ть через четвертый и третий элементы И 13 и 14, на первый и второй выходы 16 и 18 устрой-, ства. Далее п тый элемент И 15 вырабатывает сигнал модификации адреса, который через элемент ИЛИ 30 посту-пает на второй вход первого счетчика 17.

Рассмотрим ввод информации в управл ющую пам ть. На фиг. 2 представлен массив информации, вводимой в управл ющую пам ть. Ввиду того, что управл юща  пам ть имеет разр дность в три раза большую, чем оперативна  пам ть, информационное слово вводитс  по част м, кажда  из которых сопровождаетс  одним и тем же признаком записи; Ввод части осуществл етс  в той же последовательности , как и при вводе в оперативную пам ть. При этом в первом такте ввода вводитс  признак .управ л ющей пам ти, и первый дешифратор 8 анализирует состо ние первого регистра 1 и устанавливает в единичное состо ние четвертый разр д второго .регистра 10.В последующих тринадцати тактах вводитс  адресное слово и перва  часть информационного слов а.. Пор док работы в этих циклах такой же,как и при вводе в оперативную пам ть.В четырнадцатом такте вводитс  признак записи. При этом первый дешифратор 8

анализирует состо ние первого регистра 1 и третий разр д второго регистра 10 устанавливаетс  в единичное состо ние. Сигнал с выхода шестого элемента И 19 установит в единичное 5 состо ние второй счетчик 20. Второй дешифратор 21 анализирует состо ние второго счетчика 20 и вырабатывает сигнал, поступающий с первого его выхода на группу элементов И 22, на

0 информационный вход которой поступает содержимое третьего регистра 11 и запоминаетс  на четвертом регистре 27.

В последующих восьми тактах про5 извьдитс  ввод второй части слова управл ющей пам ти, котора  запоминаетс  на третьем регистре 11. При вводе второго признака запис1г содержимое второго счетчика 20 увеличиQ ваетс  на единицу, при этом сигнал с второго выхода второго дешифратора 21 управл ет передачей информации с третьего регистра 11 через группу элементов И 23 на четвертый регистр

с 27. Затем производитс  ввод третьей части слова управл ющей пам ти, котора  запоминаетс  третьим регистром 11. С вводом третьего признака записи содержимое второго счетчика 20 увеличитс  еще на единицу, сигнал о третьего

выхода второго дешифратора 21 устанавливает в единичное состо ние элемент 26 пам ти и управл ет передачей содержимого третьего регистра 11 через группу элементов И 24 на четвертый регистр 27, разр дность которого в три раза больше разр дности третьего регистра 11. Дев тый элемент И 29 вырабатывает сигнал модификации адреса первого счетчика 17 и производит

0 передачу информационного слова через восьмой элемент И 28 в управл ющую пам ть посредством четвертого выхода

32 устройства. На этом ввод одного информационного слова в управл ющую

5 пам ть заканчиваетс 

Данное устройство позвол ет осуществить ввод информации как в оперативную пам ть, так и в управл ющую пам ть, что расшир ет функциональные возможности и увеличивает быстродей0

ствие устройства.

Claims (2)

1.Авторское свидетельство СССР № 726522, кл. G 06 F 3/02, 1978.

2.Отчет по НИР Таганрогского радиотехнического института;им.. В.Д.Калмыкова Цифрова  интегрирующа  машина дл  оценки эффективности радиотехнических систем . Гос. регистрационный № 6991822, г. Таганрог, 1974 (прототип).