SU1601615A1 - Устройство дл определени стационарности случайного процесса - Google Patents
Устройство дл определени стационарности случайного процесса Download PDFInfo
- Publication number
- SU1601615A1 SU1601615A1 SU853874291A SU3874291A SU1601615A1 SU 1601615 A1 SU1601615 A1 SU 1601615A1 SU 853874291 A SU853874291 A SU 853874291A SU 3874291 A SU3874291 A SU 3874291A SU 1601615 A1 SU1601615 A1 SU 1601615A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- shift register
- inputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к области вычислительной технике и может быть использовано дл анализа случайных процессов. Цель изобретени - расширение функциональных возможностей за счет разделени случайного процесса на стационарные участки. Устройство содеращее блок 1 синхронизации, преобразователь 2 напр жение-код, и блок 3 регистров сдвига, схема 4 сравнени , первый регистр 5 сдвига, первый счетчик 6, второй регистр 7 сдвига, втора и треть схемы 8, 9 сравнени , первый элемент ИЛИ 10, элемент И 11, дополнительно содержит блок 12 пам ти, второй счетчик 13, элемент 15 задержки, второй элемент ИЛИ 16, группа 17 элементов запрета и элемент НЕ 18, соединенные с узлами схемы-прототипа в соответствии с решаемой задачей. Цель достигаетс применением последовательной процедуры анализа гипотезы о стационарности случайного процесса дл каждого текущего значени исследуемого процесса, при этом одновременно определ ютс границы стационарности отдельных участков случайного процесса. 6 ил.
Description
35
Pis обретение относитс к вычислительной технике и может быть применено дл разделени случайного процес- JQ са на стационарные участкио
Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени разделени случайного процесса на стационарные уча- 25 стки при оценке его стациопарностио
На фига представлена структурна схема устройства; на фиго2 - схема блока синхронизации; на фигоЗ - вре- меннь е диаграммы; на - схема , блока регистров; на фиго5 - интервалы стационарности о
Устройство содержит блок 1 синхронизации , преобразователь 2 напр жение - код, блок 3 регистров сдвига , первую схему 4 сравнени , первый егистр 5 сдвига, первый счетчик 6, второй регистр 7 сдвига, вторую 8 и ретью 9 схемы сравнени , первый эле- ент ИЛИ 10, элемент И П, блок 12 Q пам ти, второй счетщш 13, блок 14 регистрации j элемент 15 задержки, втоой элемент ШШ 16, группу 17 элементов запрета, элемент НЕ 18, запускающий вход 19, вход 20 установки 45 в исходное состо ьше и информационный вход 21 о
Информационный вход 21 устройства
подключен к информационному входу преобразовател 2, запускаювщй вход 19 устройства соединен с первым входом блока 1, а вход 20 ycTaiiOBKH устройства в исходное состо ние подключен к второму входу блока 1, второму установочному входу блока 3, второму входу второго элемент ИЛ1-1 16, входам установки в нуль регистров 5 и 7 и счетчика 13о
5
Q
Q 5
Третий выход блока подключен к синхронизирующему входу преобразовател 2, четвертый выход соединен с входом управлени сдвигом регистра 5, второй выход подключен к счетному входу второго счетчика 13, п тый выход соединен с входом управлени записью регистра 5 и вторым входом элемента И II, а первый выход блока 1 подключен к синхронизирующему входу блока 14, управл ющим входам блоков 3 и 12 и входу управлени записью регистра 7 о
Выходы преобразовател 2 соедине1Ш с первыми информационными входами блока 3, вторыми информационными входами блока 14 и с первыми входами схемы 4, вторые входы которой нодюпо- чены к выходам регистров блока 3 Первый выход схемы 4 соединен с первым информа1щонным входом регистра 5, остальные выходь схемы 4 соединены с информационными входами элементов запрета группы 17о Выходы элементов запрета группы 17 подключены к вторым информационным входам регистра 5о Выход регистра 5 соединен со счетным входом счетчика 6, выходы которого подключены к первым входам второй 8 и третьей 9 схем сравнени „ Выхода счетчика 13 соединены с адресными входами блока I2 пам ти и первыми инфор- мшдион11ыми входами блока 14, выходы блока 12 подключены к информационным входам регистра 7, перва группа выходов которого соединена с вторыми входами схемы 8, а втора группа выходов подключена к вторым входам схемы 9 о Выходы схем 8 и 9 соединены с вхо- элемента ИЛИ 10, выход которого подключен к первому входу элемента И Последний своим выходом св зан
.1
с управл ю цим входом блока 14, первым входом элемента 1ШИ 16, входами запрета элементов группы 17, первым установочным входом блока 3, входом управлени записью, входом второго разр да счетчика 13 и через элемент НЕ с входами остальных разр дов счетчика 13с, Выход элемента ИЛИ 16 через элемент 15 задержки соединен с входом установки в нуль счетчика 6
Блок 1 синхронизации (фиг«2) управл ет работой всех остальных блоков устройствао Он содержит генератор 22 импульсов, первый элемент И 23, счетчик 24 импульсов, второй элемент И 25, первый 26 и второй 27 элементы задержки, первый 28 и второ 29 элементы ИЛИ и RS-триггер 30 о
Первый вход блока 1 соединен с одним из входов элемента ИЛИ 28, второй вход - с установочным входом счечика 24 и одним из входов элемента ИЛИ 29 о Пр мой выход триггера 30 подключен к третьему выходу выходу бло- ка 1, выход элемента И 23 соединен с четвертым, выход элемента И 25 - с вторым, выход элемента 26 задержки - с п тым, а выход элемента 27 задержки - с первым выходами блока 1
Блок 3 регистров () содержит (т-1) последовательно соединенных регистров 31 сдвига, где га - максимальное количество точек стационарно го участка случайного процессао Входы первого регистра 31 вл ютс информационными входами .блока Зо Выходы каждого регистра блока 3 подключены к первым входам схемы 4 сравнени Второй ycTaiiOBO4Hbm вход блока 3 подключен к входу установки в единичное состо ние первого регистра 31 и первому входу элемента ИЛИ 32, второй вход которого соединен с первым ус- тановочным входом блока 3, а выход св зан с входами установки в единицу остальных регистров 3 I
Регистраци информации производит-
с в восьмеричном коде
Устройство работает следующим образом
После подачи питани и импульса на установочный вход 20 блоки устрой- ства устанавливаютс в исходное состо ние При этом с выходов блока 1 снимаетс нулевой сигнал Блок 3 регистров устанавливаетс в единичное
156
состо ние, регистры 5 и 7, счетчики 6 и 13 устанавливаютс в нулевые состо ни ,
В чейки блока 12 предварительно записываютс вер}Л1ие ,и нижние Т( ллин граничные значени числа инверсии (цепи предварительной записи ил- формации в блок 12 пам ти на фига не показаны)о
На вход 19 устройства подаетс импульс запуска По этому сигналу на третьем выходе блока 1 по вл етс единичный сигнал, который подаетс на синхронизирующий вход преобразовател 2о Последний начинает цикл преобразовани непрерывной случайной величины напр жени в двоичный кодо
На чертвертом выходе блока 1 по вл етс последовательность из п импульсов , котора поступает на вход управлени сдвигом регистра 5оЛ1з регистра 5 на счетный вход счетчика 6 поступает нулева последовательность сигналов о В результате счетчик 6 остаетс в нулевом состо нии: Число TO, записанное в счетчик 6, сравниваетс в схемах 8 и 9 со значени ми OMOW . поступа ацими с выходов второго регистра 7. Результат сравне1ш - нулевой сигнал (так кан
макс 0 А«ии мим) поступает через элемент ИЛИ 10 на первьш вход элемента И 11 о
I
За врем формировани последовательности п импульсов на четвертом выходе блока 1 преобразователь 2 заканчивает преобразование непрерывной случайной величины в двоичный код Х. Это двоичное число поступает на первые входы схемы 4 и сравниваетс с -двоичными числами, записанными в регистры блока 3 и поступающими на вторые входы схемы 4. На каждом выходе -схемы 4 по вл етс единичный сигнал, если число X, больше числа, записанного в соответствующий регистр блока 3с, Так как все разр ды регистров блока 3 в начале работы устройства были установлены в единичное состо ние, то числа, записанные в регистры, блока 3, оказываютс не меньше числа X,. Поэтому на выходах схемы 4 по вл - ютс Iiyлeвыe сигналы о Последний п-й, импульс последовательности, формируемый в блоке 1, с второго выхода блока 1 поступает на счетный вход счетчика 13 и тем самым задает адрес первой
чейке блока 12 пам ти, нз которой будет происходить считывание информации о
Задержанный на один такт п-й им- пульс последовательности поступает с п того выхода блока 1 на вход записи регистра 5 и на один из входов элемента И По При этом в регистр 5 записана комбинаци сигналов ООоооО, ас выхода элемента И 11 снимаетс нулевой сигнал, соответствующий результа- I ту сравнени содержимого счетчика 6 TO с гранич1шми значени ми Тдд,щ;(, и TO мич осуществл емого схемаш 8 и
; с первого выхода блока 1 на управ- iл ющие входы/блоков 3, 12 и 14 и I регистра 7 поступает п-й импульс, за- I держанный на два такта. По этому сиг- j налу двоичное число Х с выходов пре- 1 образовател 2 записываетс в первьй
регистр блока 3, а содержимое перво- ; го регистра блока 3 переписываетс ; во второй регистр, второго - в тре- 1 тий, и ТоДо Таким образом, в регист- ; pax блока 3 будут записаны числа Х, 1,1,о о с,1 о Б регистр 7 запишутс из
первой чейки блока 12 сигналы, соот
ветствугощие числам Блок 14 производит регистрацию, например , на бумажной ленте значени X (, поступающего на его вторые информационные входы, и пор дковый номер числа Х( в выборке, поступающий на его первые информационные входы с выходов счетчика 13о На этом заканчиваетс первьй цикл работы устройства
С началом второго цикла работы усройства на третий выход блока I снов поступает единичный сигнал, по которму в преобразователе 2 начинаетс пробразование аналоговой случайной величины в двоичное Щ1СЛО Поступающа - с четвертого выхода блока 1 на вход управлени сдвигом регистра 5 последовате аьность импульсов вызывает поступление сигналов о результата сравнени предыдущего циюЕа, хран щихс в регистре 5, на счетный вход счетчика 6, После окончани п-го импульса в счетчике 6 будет зaпиcшio число о, а в счетчике 13 запишетс адрес второй чейки блока 12о
По импульсу, поступающему с п того выхода блока 1 на вход управлени записью регистра 5, сигналы А (Х2,Х, А (Хг.О, ACX..ACX, 1) о ре
зультатах сравнени числа Х с числами ,1J00 о,1 , записанными в регистрах блока 3, записываютс в регистр 5 о
По импульсу, поступающему с первого выхода блока 1, происходит сдвиг информации в регистрах блока 3 и запись в регистр 7 из второй чейки
блока 12 чисел мт Р гистрах блока 3 будут записаны числа
2. j joo
После К-го цикла работы устройства (К п+1) в регистрах блока 3 будут записаны числа Х|,-, Х,| ,оос.,Х4, 1S о о о 51 о В регистре 5 будет записана комбинаци сигналов, соответствующих результатам сравнени числа X | с сигналами XK. , 5 к-г ,ооо, В счетчике 6 будет записано число к-2 к-
TKH z: .i: А (х;,х-)„
;. J
Сигналы поступающие с выходов регистра 7 на входы схем 8 и 9, соответствуют граничным значени м инверсий Т(., , Т(,, которые
будут сравниватьс с числом Т , поступающим на другие входы схем 8 и 9 с выходов счетчика 6, На выходах схем 8 и 9 по вл ютс сигналы С и С,
2
г - I
С 1
1приТц., Т(|,,),(,
0приТ к., и Т(,.,)акс
1приТ.| f (к,- ,акс
ОприTj;.,i Т(,,.,с
Импульс с п того выхода блока 1 проходит на выход элемента И 11 в том случае, когда значение Т |, выходит за пределы граничных значений, Тое когда дл данной точки случайного процесса не выполн етс условие стационарности
(:-Омин к- Ск-Омакс- Этот импульс поступает на управл ющий вход блока 14, первьй установочный вход блока 3, на входы запрета элементов группы 17, через элементы 16 и 15 на вход установки в нуль счетчика 6, на установочные входы и на вход управлени записью счетчика 13. Этот импульс поступает на установочные входы 1,3,4,о,m (m log n) разр дов счетчика 13 через элемент НЕ 18о После окончани этого имггульса в блоке 14 регистрируетс факт окончани стационарного участка (например, путем прогона бумажной ленты или печати специального символа по импульсу, поступившему на управл ющий вход блока 14)о Все ре- гистры блока 3, кроме первого, устанавливаютс в единичное состо ние (в первом регистре блока 3 сохран етс код числа X |. , которое становитс первым числом следующего стационарно го участка случайного процесса, Тое X )i Регистр 5 по управл ющему сигналу с четвертого выхода блока I и сигналам, поступающим с выходов элементов группы 17 и первого выхода схемы 4, устанавливаетс в состо ние А(м 0,0,00., (при этом А |, А,)о Счетчик 6 с задержкой на один такт устанавливаетс в нулевое состо ние (задержка необходима дн того, чтобы сохранить сигнал нестационарности, формируемый сигналами с выходов счетчика через схемы 8 и 9), а в счетчике 1.3 записываетс число 2 - адрес второй чейки блока 12с, Таким образом, устройство подготовлено к обработке второго числа Х текущего стационарного участка, двоичный код которого поступает с информационных выходов преобразовател 2. Далее цикл работы устройства повтор етс и блок 14 регистрирует пор дковые номера и значени чисел текущего стационарного уча- стка
Если зарегистрировано п точек оче- редкого стационарного участка, то после окончани (п+1)-го такта счетчик 13 устанавливаетс Б нулевое сост-о - ниео Из блока 12 по этому коду выбираетс нулева комбинаци , а в регистр 7 записываютс числа Т/
(ч-к) макс
В результате срав Т П (п-к) /чин
нени этих чисел с числом Т „, , не равным нулю (так как числа Tj, формируютс как арифметическа сумма предыдущих значе ний Т ,,, , Т .j, , , о, хот бы одно из которых не равно нулю),на выходе элемента И 11 формируетс импульс нестадионарности, который подготавливает устройство дл регистрации нового стахщонарного участкао Таким образом, стационарный участок.
имеющий количество точек, большее, чем емкость блока 12, разбиваетс на несколько участково
Остановка устройства и приведение его в исходное состо ние дл следующего запуска происход т после подачи импульса на установочный вход устройства о
in J5 20 25 30 35
0
5
Claims (1)
- Формула изобретениУстройство дл определени стационарности случайного процесса, содержащее блок регистрации, преобразователь напр жение - код, информационный вход которого вл етс информационным входом устройства, а выходы подключены соответственно к разр д- ; ным входам блока регистров сдвига и к первой группе входов первой схемы сравнени , втора группа входов которой соединена с разр дными входами блока регистров сдвига, первый выход первой схемы сравнени соединен с первым информахщонным входом первого регистра сдвига, выход которого соединен со счетным входом первого счетчика , выход которого подключен к первым информационным входам второй и третьей схем сравнени , вторые информационные входы которых подключены соответственно с первой и второй группам информагдионных выходов второго регистра сдвига, а выходы второй и третьей схем сравнени подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого соединен с первым вхо- дом элемента И, отличающеес тем, что, с целью расширени функциональных возможностей за счет обеспечени разделени случайного процесса на стационарные участки, оно содержит блок пам ти, второй счетчик , элемент задержки, второй элемент ИЛИ, элемент НЕ, группу элементов запрета, информационные входы которых соединены соответственно с группой выходов первой схемы сравнени , выходы подключены к группе вторых информационных входов первого регистра сдвига, а входы запрета группы элементов запрета объединены с первым входом второго элемента ИЛИ с входом управлени записью, входом второго разр да второго счетчика непосредственно, а через элемент НЕ . - с группой разр дных входов второго счетчика, с первым установочным входом блока регистров сдвига, с управл ющим входом блока регистр шдии и подклгочеш. к рыходу элемента И, первый выход бло- kа синхронизации, входу управлени сдвигом блока регистров сдвига, к JBxoMaM управлени записью блока па- м ти и второго регистра сдвига, ий- jфopмaциoш ьй вход последнего из ко- 1торых с выходом блока пам - ти, адресный вход которого объединен с первым информационным входом блока регистрации и подключен к выходу вто iporo счетчика, счетный вход которого соединен с вторым выходом блока (синхронизации, а установочный вход I второго счетчика oбъeдJiнeн с вторым установоч шм входом блока регистровсдвига, установочным входом блока регистров сдвига, установочным входом второго регистра сдвига, установочным входом первого регистра сдвига и вторым входом второго элемента ШШ, входу останова блока синхронизации, третий выход которого соединен с синхронизирующим входом преобразовател напр жение - код, четвертый выход подключен к входу управлени сдвигом первого регистра сдвига, вход управлени записью которого объединен с п тым выходом блока синхронизации, выход второго элемента 1-иШ через элемент задержки соединен с установочным входом первого счётчика, второй информационный вход блока регистрации подключен к выходу преобразовател напр жение - кодоИО г- Ci -f-III- N iciT- :0| съCiT-НГ)т3lUznо
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853874291A SU1601615A1 (ru) | 1985-03-25 | 1985-03-25 | Устройство дл определени стационарности случайного процесса |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853874291A SU1601615A1 (ru) | 1985-03-25 | 1985-03-25 | Устройство дл определени стационарности случайного процесса |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1601615A1 true SU1601615A1 (ru) | 1990-10-23 |
Family
ID=21169493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853874291A SU1601615A1 (ru) | 1985-03-25 | 1985-03-25 | Устройство дл определени стационарности случайного процесса |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1601615A1 (ru) |
-
1985
- 1985-03-25 SU SU853874291A patent/SU1601615A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 736117, кло G 06 F 15/36, 1977„ Авторское свидетельство СССР № 1200299, кло G 06 F 15/36, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0177557B1 (en) | Counting apparatus and method for frequency sampling | |
US3947673A (en) | Apparatus for comparing two binary signals | |
SU1601615A1 (ru) | Устройство дл определени стационарности случайного процесса | |
JPS6037961U (ja) | デイジタル2値グル−プ呼出回路装置 | |
SU966660A1 (ru) | Устройство дл измерени длительности коротких импульсов | |
SU534762A1 (ru) | Устройство дл поиска экстремальных значений | |
SU463234A1 (ru) | Устройство делени времени циклов на дробное число интервалов | |
SU1108438A1 (ru) | Устройство дл определени экстремального числа | |
RU2029361C1 (ru) | Многоканальный цифровой фильтр | |
SU1270879A1 (ru) | Многоканальный программируемый генератор импульсов | |
SU834934A1 (ru) | Делитель частоты | |
SU1506553A1 (ru) | Преобразователь частота-код | |
SU1056191A1 (ru) | Стохастический преобразователь | |
SU1356189A1 (ru) | Цифровое устройство дл измерени набега фазы | |
SU1174956A1 (ru) | Устройство дл контрол и регистрации работы оборудовани | |
SU1695266A1 (ru) | Многоканальное устройство дл программного управлени | |
SU574732A1 (ru) | Устройство дл цифровой коррекции базовой линии и селекции пиков хроматографического сигнала | |
SU739521A1 (ru) | Интерпол тор дл графопостроителей | |
SU1070532A1 (ru) | Устройство дл формировани временных интервалов | |
SU1016791A1 (ru) | Устройство дл определени взаимных коррел ционных функций | |
SU1670788A1 (ru) | Делитель частоты следовани импульсов с переменным дробным коэффициентом делени | |
SU1130853A1 (ru) | Генератор функциональных зависимостей | |
RU1788592C (ru) | Устройство поиска псевдослучайной последовательности | |
SU1166291A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1251185A1 (ru) | Аналоговое запоминающее устройство |