SU1016791A1 - Устройство дл определени взаимных коррел ционных функций - Google Patents

Description

Изобретение относитс  к измерительной и вычислительной технике и может быть использовано дл  измерени  аргумента и значени  функции взаимной коррел ции между случайными процессами, подвергнутыми разным временным искажени м. Известно устройство дл  определе ни  взаимной коррел ционной функции между случайными процессами, подвер нутыми разным временным искажени м, в котором перед коррел ционной обрабо кой один из исследуемых сигналов по вергаетс  дискретизаци  с частотой, отличной от частоты дискретизации другого сигнала (1 3. Устройство обладает низким быстродействием , так как в нем осуществл етс  поиск частоты дискретизации Наиболее близким по технической сущности к предлагаемому  вл етс  коррелометр, содержащий аналогоцифровые преобразователи, выч:ислите ный блок, два элемента ИЛИ, блок пам ти, две группы элементов И, блоки усреднени , два генератора та товых импульсов, делитель частоты, триггер, три счетчика, посто нное запоминающее устройство .и дешифратор . Устройство параллельно создает различные варианты смещений отсчетов частных коррелограмм по оси вре мени, т.е..одновременно строит несколько моделей компенсации изменени  задержки между входными Сигналами . Однако при анализе процессов, когда каждый из входных сигналов представл ет собой сумму двух и более сигналов, подвергнутых разным временным искажени м, известные уст ройства обладают недостаточной точностью и разрешающей способностью. Особенно это про вл етс  при анализе процессов, когда из вход щих в сумму сигналов один значительно пре восходит по мощности другие. Цель изобретени  - увеличение разрешающей способности и точности при ана.Лизе процессов, представленных суммой сигйалов. Поставленна  цель достигаетс  те что в устройство дл  определени  взаимных коррел ционных функций, содержащее два аналого-цифровых пре образовател , информационные входы которых  вл ютс  соответственно вхо дами устройства, а выходы соединены соответственно с информационными входами вычислительного блока, вход синхронизирующих импульсов которого соединен с первым входом первого элемента ИЛИ и входом записи блока пам ти, выход которого соединен с информационными входами элементов И первой группы, выходы которых соеди нены с входами соответствующих блоков усреднени , выходы которых соед1гнены с информационными входами элементов И второй группы, выходы ко:Торых соединены соответственно с входами второго элемента ИЛИ, выход которого  вл етс  выходом устройства, управл ющие входы аналого-цифровых преобразователей вычислительного блока и вход делител  частоты объединены и соединены с входом первого генератора тактовых импульсов, выход делител  частоты соединен с входами начальной установки вычислительного блока, первого и второго счетчиков и с единичным входом первого триггера, выход которого соединен с информационным входом первого элемента И, управл ющий вход которого соединен с выходом второго генератора тактовых импульсов, а выход соединен с вторым входом первого элемента ИЛИ, выход последнего соединен с информационным входом первого счетчика , выход старшего разр да которого соединен с информационным входом второго счетчика, выход старшего разр да которого соединен с информационным входом третьего счетчика и нулевым входом первого триггера , выхода разр дов первого и второго счетчиков соединены с соответствующими группами адресных входов блока посто нной пам ти и дешифратора , а выходы разр дов третьего счетчика - с соответствующей группой адресных входов блока посто нной пам ти, выходы дешифратора соединены с управл ющими входами соответствующих эл,ментов И первой и второй групп, а выходы блока посто нной пам ти - соответственно с адресными входами блока пам ти, введены два элемента задержки, второй элемент И, компаратор, два формировател  импульсов , второй триггер, причем вход первого элемента задержки объединен с первым входом компаратора и соединен с информационным выходом вычислительного блока, а выход соединен с информационным входом второго элемента И, выход которого соединен с информационным входом блока пам ти, второй вход компаратора соединен с источником порогового уровн , а выход - с входами формирователей импульсов , выходы первого из которых непосредственно, а второго через второй элемент задержки соединены соответственно с единичным и нулевым входами второго триггера, выход которого соединен с управл ющим входом второго элемента И. На фиг. 1 пр:иведена функциональна  схема устро;йства; на фиг. 2 функциональна  Схема вычислительного блока; на фиг. 3 - временна  диаграмма процесса обработки одной члстной коррелограммы, полученной ,

в результате коррел ционного анализа двух сигналов X(-t) и У (t) , каждый из которых представлен суммой двух независимых случайных процессов (t) и ц (t) } на фиг, 4 - временна  диаграмма процесса получени  результирующей коррелограммы дл  канала, в котором выдел етс  взаимна  коррел ционна  функци  (ВКФ.) - R (Г) между сигналами (-t) и g (-t+t) .

Устройство (фиг. I) содержит аналого-цифровые преобразователи 1 и 2, вычислительный блок 3, блок 4 пам ти ; первый элемент ИЛИ 5, первую груп пу элементов И б, блоки 7 усреднени  вторую группу элементов И 8, второй элемент ИЛИ 9, первый генератор 10 тактовых импульсов, делитель И частоты , первый счетчик 12, второй счетчик 13, третий счетчик 14, первый триггер 15, первый элемент И 16,. второй генератор 17 тактовых импульсов , блок 18 посто нной пам ти, дешифратор 19, второй элемент И 20, второй триггер 21, элемент 22 задержки , компаратор 23, формирователи 24 и 25 импульсов, элемент 26 задержки.

Вычислительный блок 3 содержит группу регистров 27 сдвига, группу умножителей 28, группу усреднителей 29., элементы 30 пам ти, группу элементов И 31, элементы 32 и 33 задержкй , триггер 34, генератор 35 тактовых импульсов, элемент И 36, элемент 37 задержки, счетчик 38, дешифратор 39 и элемент ИЛИ 40. Информационный вход группы регистров 27 сдвига  вл етс  информационным вхЗДом блока, первые входы групп умножителей объединены и  вл ютс  другим информационным входом блока, управл ющие входы группы регистров 27 сдвига объединены и  вл ютс  управл ющим входом блока, а выходы группы регистров 27 сдвига соединены с вторыми входами группы умножителей 28, выходы которых соединены с соотйетствующими информационными входами группы ус- . реднителей 29, управл ющие входы которых объединены и соединены с .. выходом элемента 32 задержки. Выходы группы усреднителей 29 соединены г с соответствующими информационны входами элементов 30 пам ти, управ-л ющие входы которых объединены с вхдами элементов 32 и 33 задержки и  вл ютс  входом начальной установки блока. Выходы элементов 30 пам ти соединены с соответствующими информационными входами группы элементов И 31, управл ющие входы которых соединены с соответствукадими выходами дешифратора 39. Выходы группы элементов И 31 соединены с соответствующими входами элементов ИЛИ 40, выход которого  вл етс  информационным выходом блока. Выход элемента 33 задержки соединен с первым входом

триггера 34, выход которого соединен с информационным выходом элемента И 36, управл ющий вход которого объединен с входом элемента 37 задержки и соединен с выходом элемента 37 задержки и соединен с выходом генератора 35 тактовых импульсов. Выход элемента И 36 соединен с входом счетчика 38, выходе разр дов которого соединены с соответствующими входами дешифратора 39, а выход старшего разр да счетчика соединен с вторым входом триггера 34. Выход элемента 37 задержки  вл етс  выходом синхронизирующих импульсов вычисли;тельного блока 3.

Устройство дл  определени  взаимной коррел ционной функции работает следующим образом.

В течение одного цикла происходит вычисление очередной частной коррелограммы (ЧК) в вычислительном блоке 3 и прибавление отсчетов пред- . шествующей} ЧК, хран щихс  в блоке 4 пам ти, к отсчетам промежуточных коррелограмм, хран щимс  в блоках 7 усреднени . При этом количество элементов И в первой 6   второй 8 группах и количество блоков 7 усреднени  равно 2 п , где Пп - количество отсчетов одной коррелсйграгФШ, количество моделируемых законов измерени  задержки между исследуемыми сигналами. Количество циклов определ етс  необходимым фактором усреднени  N и равно где й --фактор усреднени  при вычислении каждого из отсчетов одной частной коррелограммы Емкость счетчика 12 равна Oj, емкост счетчика 13 n-j ; емкость счетчика 14 N/n. Фактор усреднени  определ етс  следующим образом

- (

где V - текуща  средн   скорость изменени  защержки;

д-t - Интервал дискретизации;

g - верхн   частота входного

.

В исходном состо нии перед начало каждого нового цикла счетчики 12 и 13 и триггеры 15 и 21 обнулены. Блатодар   этому элемент И -20 , а элемент И 16 закрыты. Тактовые импульсы , гёнерируеьше генератором 10 тактовых импульсов, поступают на синхро низирующие Ьходы анёшого-цифровых 1 и 2 преобразователей (АЦП) и на вход делигел  11 частоты. Коэффициент делени  делител  11 частоты, рав1)ый nвыбираетс  «Таким, чтобы в интервале между его выходными импуЛьсами произошло построение ЧК вычислительным блоком 3 и передача ее отсчетов через элемент 22 задержки и элемент и 20 в блок 4 пам ти. Отсчеты сигналов X (-t) и У (t) с выходов АЦП 1 и 2 поступают в вычислительный блок 3, в котором происходит вычисление отсчетов ЧК. Вычислительный блок 3 (фиг. 2) работает следующим образом. Сигнал X (t) поступает на вход аналого-цифрового преобразовател  1 и в момент поступлени  импульсов генератора 10 преобразуетс  в соответствующий m-разр дный двоичный код Этот код поступает на входы группы регистров 27 сдвига, выполн ющих функцию цифровой линии задержки. Длина каждого из регистров 27 сдвиг определ етс  требуемой задержкой и количеством частных оценок: . гдet c,,. - требуемое врем  задержки 2 - количество частных оценок С по влением каждого нового сдвигающего импульса на выходе генерато ра 10 тактовых импульсов коды-отсче ты входного сигнала продвигаютс  вправо по группе регистров 27 сдвиг И:«тпульсы, представл юидие отсчет в двоичном коде, с выхода одноименных триггеров, например К, регистров 27 сдвига проход т на входы умножителей 28 того же номера К. На тот же умножитель 28 подаютс  отсчеты входного сигнала У (t) от аналого-цифрового преобразовател  2. На выходе К-того умножител  формируетс  код, равный элементарному произведению X (-t-K A-t (i). Код произведени - синхронно с тактовыми импульсами передаетс  на К-й усреднитель 29. Накопление элементарных произведе ний в усреднител х 29 продолжаетс  до возникновени  сигнала на выходе делител  11 частоты. Коэффициент делени  делител  11 частоты равен выбранному дл  частной оценки фактору усреднени  N. Синхронно с выходным сигналом делител  11 частоты результаты усреднени  записываютс  в элементы 30 пам ти, а через интервал времени, определ емый элементом 32 задержки, усреднители 29 обнул -. ютс  и начинаетс  новый процесс вычислени  очередных частных оценок Через интервал времени t, определ емый элементом 33 задержки, триг гер 34 переходит в состо ние I и разрешающий потенциал поступает на один из входов элемента 36 И, на второй вход которого поступают импульсы от генератора 35 тактовых импульсов , С выхода гене)атора 35 тактовые импульсы начинают поступать на вход счетчика 38, модифициру  каж дый раз его состо ние на единицу. В соответствии с состо ни ми счетчика ,38 дешифратор 39 управл ет элементами И 31 так, что на вход элемента 22 задержки и компаратора 23 синхронно со каждого состо ни  счетчика 38 через соответствующий элемент И 31 и элемент ИЛИ 40 поступают по пор дку отсчеты ЧК (хранимые в элементах 30 пам ти) с аргументами от Одо%- +2С. Лт Отсчеты ЧК через элемент 22 задержки и элемент И 20 поступают на вход блока 4 пам ти. Передача каждого отсчета ЧК сопровождаетс  синхронизирующим импульсом, который поступает на вход записи блока 4 пам ти и через элемент ИЛИ 5/на вход счетчика 12, модифициру  каждый раз его состо ние на единицу. Код состо ни  счетчика 12 через блок 18 посто нной пам ти передаетс  на адресные входы блока 4 пам ти, чем обеспечиваетс  запись каждого нового отсчета ЧК по новому адресу. Параллельно с этим отсчеты ЧК поступают на первый вход компаратора 23, к второму входу которого подключен источник Up, порогового уровн . Когда в момент времени -Ьр,(фиг. 3) величина очередного отсчета ЧК превысит пороговый уровень ип(фиг. За) , ;компаратор 23 открываетс  и генерируЬт импульс(фиг.Зб),который оканчиваетс  в момент времени tj ,когда величина отсчетов ЧК вновь станет меньшей Up.Формирователь 24 импульсов вырабатывает импульс(фиг.Зв),который совпадает во времени с передним фронтом выходного импульса компаратора 23, а импульс на выходе формировател  2f5 импульсов (фиг. Зг) совпадает с задним фронтом выходного импульса компаратора 23. Выходной импульс формировател  24 импульсов устанавливает огриггер 21 в состо ние i (фиг.Зе) , а йыходной импульс формировател  25 импульсов задерживаетс  элементом 24 задержки нал-Ь2(фиг. Зд) и устанавливает триггер 21 в исходное нулевое состо ние (фиг. Зе). Врем  задержки выбираетс  таким, чтобы длительность импульса (фиг. Зе) на выходе триггера 21 была равна интервалу Т, коррел ции процесса t Н) На это врем  элемент И 20 оказываетс  закрытым , и в блок 4 пам ти поступают нулевые отсчеты. Отсчеты ЧК задерживаютс  элементом 22 задержки на интервал лt(фиг. 4ж), приблизительно равный гем обеспечиваетс  замена нулевыми отсчетами тех участков ЧК (фиг. За), в которых наличие взаимной коррел ции процесса t(-t) существенно вли ет на выделение коррел ционной функции процесса е(t) в i-м канале устройства. Синхронно с возникновением каждого очередного импульса на выходе деител  11 частоты счетчики 12 и 13 и вычислительный блок 3 обнул ютс , а

триггер 1Ь переводитс  в состо ние . В вычислительном блоке 3 начинаетс  процесс вычислени  очередной ЧК. С переходом триггера 15 в состо ние открываетс  элемент И 16, и тактовые импульсы от генератора 17 тактовых импульсов через элемент И 16 и элемент ИЛИ 5 начинают поступать на счетчик 12, модифициру  каждый раз его состо ние на единицу. С каждым переходом счетчика12 в новое состо ние модифицируетс  код на адресных входах блока 18 посто нной пам ти, а с ним и код на адресных входах блока 4 пам ти, чем обеспечиваетс  поступление на первые входы элементов И б очередного отсчета ЧК, хран щегос  в блоке 4 пам ти. Пор док поступлени  отсч-етов определетс  программой, записанной в блоке 18 посто нной пам ти. При этом, если перед поступлением очередного К-го импульса на вход счетчика.12 дешифратор 19 обеспечивал открытое состо ние (K-l)-ro элемента И.б и (K-l)-r элемента И 8, то после перехода счёт чика 12 в К-е состо ние разрешающий потенциал с дешифратора. 19 уже будет поступать на.К-е элементы И б и И iB..

Таким образом, в течение генерации на выходе элемента И 16 первых тактовых импульсов отсчеты очередной ЧК поступают в блоки 7 усреднени  с 1-го по , в течение генерации вторых П2 тактовых импульсов, когда счетчик 13 находитс  в состо нии Ч , отсчеты очередной ЧК поступают в блоки 7 усреднени  с (П2+1)-го по 2п2-е и т.д., пока отсчеты очередной ЧК не поступают на все . блоков 7 усреднени . Причем каждому новому состо нию счетчика 13 соответствет нова  моделк изменени  задержки между исследуемыми сигналами. Обеспечиваетс  р ёали-з,ацй  этой модели программой, записанной в блоке 18 посто нной пам ти.

Например, нулевому состо нию счетчика 13 соответствует програшла, при которой отсчеты очередной ЧК поступают в блоки 7 усреднени  без смещени , независимо от состо ни  счетчика 14. Это соответствует нулевой скорости изменени  задержки. При любом другом, например -i-м, состо нии счетчика 13 отсчеты ЧК поступают в блоки 7 усреднени  со смещением, моделируемым блоком 18 посто нной пам ти дл  i-ro состо ни  счетчика 13 и текущего состо ни  счетчика 14. Этим обеспечиваетс  моделирование i-ro закона изменени  задержки.

Очередной цикл работы устройства оканчиваетс  с переходом счетчиков

12 и 13 в исходное состо ние О, а счетчика 14 в его. очередное состо ние . Выходной импульс счетчика 13 переводит триггер 15 в исходное состо ние О .

При описанном выше способе,обработки ЧК резко повышаетс  разрешающа  способность ,, а вместе с тем и точность устройства дл  определени  взаимных коррел ционных функций, когда каждый из двух входных сигналов представл ет собой сумму двух и более процессов, подвергнутых различным временным искажени м. Процесс измерени  при этом протекает в несколько этапов.

На первом этапе на выходе устройства вы вл ютс  один или несколько более сильных сигналов в виде глобальных максимумов на результирующих коррелограммах. Определ ютс  асциссы .этих максимумов и закон, по которому измен ютс  во времени значени  этих абсцисс (по номеру канала, в котором вы вленный максимум имеет наибол шук1 величину) .

На втором этапе в каналах устройства , отсто щих по скорости более чем на интервал коррел ции от тех, в которых вы влены более сильные сигналы , происходит обнуление Б.суммируемых частных коррелограммах участков соответствукнд х выделению в них в данный момент сильных сигналов. Таким образом, на втором этапе происходит слеже1ние по задержке за сильными сигналами в каналах, где они наиболее  рко выделились, и вы вление в остальных каналах функции взаимной коррел ции более слабых сигналов , если таковые имеютс .

Если на втором этапе удаетс  вы вить дополнительные сигналы, количество блокируемых (обнул емых) .участков в других каналах увеличиваетс . При благопри тных услови х этот процесс может продолжатьс  до теоретически реализуемой разрешающей способности устройства.

Теоретически реализуемое количество раздел ющих сигналов в предлагаемом устройстве равно

где S - максимально ожидаема  задержка между исследуекыми сигналами;

t - количество моделируемых кривых изменени  задержки между исследуем ми сигналами ;

t - интервал коррел ции исследуемых сигналов.

y(t)

xft)

JL

f( ff/fffjfiof/f 2ff2J

/ff ff/fff/V yS - w -гг tff. J i/ 

f

Claims (1)

1. (5 4) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВЗАИМНЫХ КОРРЕЛЯЦИОННЫХ ФУНКЦИЙ, содержащее два аналого-цифровых преобразователя, информационные входа которых являются соответственно входами устройства, а выхода соединены соответственно с информационными вхо дами вычислительного блока, выход синхронизирующих импульсов которого соединен с первым входом первогоэлемента ИЛИ и входом записи блока памяти,.выход которого соединен с информационными входами элементов И первой группы, выхода которых соединены с входами соответствующих блоков усреднения, выхода последних соединены с информационными входами элементов И второй группы, выхода которых соединены соответственно с входами второго элемента ИЛИ, выход которого является выходом устройства, управляющие входа аналого-цифровых преобразователей вычислительного блока и вход делителя частоты объединены и соединены с входом первого генератора тактовых импульсов, выход делителя частоты соединен с входами начальной установки вычислительного блока, первого и второго счетчиков и с единичным входом первого триггера, выход которого соединен с информационным входом первого элемента И, управляющий вход которого соединен с выходом второго- генератора тактовых импульсов, а выход соединен с вторым входом первого элемента ИЛИ, выход последнего соединен с информационным входом первого счетчика, выход старшего разряда которого соединен с информационным входом второго счетчика, выход старшего разряда которого соединен с информационным входом третьего счетчика и нулевым входом первого триггера, выходы разрядов первого и второго счетчиков соединены с соответствующими группами адресных входов блока постоянной памяти и дешифратора, а выходы разрядов третьего счетчика - с соответствующей группой адресных входов блока постоянной памяти, выхода дешифратора соединены с управляющими входами соответствующих элементов И первой и второй групп, S выхода блока посто. янной памяти * соответственно е адресными входами блока памяти, отл и ч а ю щ е ё с я тем, что, с целью увеличения разрешающей способности его и точности при анализе процессов, представленных суммой сигналов, в устройство введены два элементы задержки, второй элемент И, компаратор, два формирователя импульсов, второй триггер, причём вход первого элемента Задержки объединен с первым входомкомпаратора и соединен с информационным выходом вычислительного блока, а выход соединен с информационна входом второго элемента И, выход которого соединен с информационным входом блока памяти, второй вход компаратора соединен с источником порогового уровня, а его выход - с входами формирователей ттулъсов, выхода первого из которых непосредственно, а второго через второй элемент задержки соединены соответственно с единичным и нулевым входами второго триггеров, выход которого соединен с управляющим входом второго элемента И.