SU1352504A1 - Устройство дл определени среднего значени - Google Patents
Устройство дл определени среднего значени Download PDFInfo
- Publication number
- SU1352504A1 SU1352504A1 SU864085579A SU4085579A SU1352504A1 SU 1352504 A1 SU1352504 A1 SU 1352504A1 SU 864085579 A SU864085579 A SU 864085579A SU 4085579 A SU4085579 A SU 4085579A SU 1352504 A1 SU1352504 A1 SU 1352504A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- synchronizer
- modulo
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и позвол ет вычисл ть текущую оценку среднего значени дискретных последовательностей. Цель изобретени - упрощение устройства . Устройство содержит синхронизатор 1, сумматор 5 по модулю два, триггер 6, элементы И 2, 7, 11, элемент ИЛИ 8, элемент задержки 9, регистр 10 сдвига, блок 7 пам ти, счетчик 3. Работа устройства основана на представлении значени отсчета входного процесса соответствующим количеством импульсов, при этом после преобразований количество импульсов с помощью счетчика преобразуетс в двоичный код. 1 ил. со СП IS5 СЛ О 4ik
Description
Изобретение относитс к вычислительной и импульсной технике и может быть использовано дл вычислени текущей оценки среднего значени дискретной последовательности.
Цель изобретени - упрощение устройства .
На чертеже представлена структурна схема предлагаемого устройства.
Устройство содержит синхронизатор 1, элемент И 2, счетчик 3, блок 4 пам ти, сумматор 5 по модулю два, триггер 6, элемент И 7, элемент ИЛИ 8, элемент 9 задержки, регистр 10 сдвига, элемент И 11,
Устройство работает следующим образом .
Текущее значение отсчета процесса представл етс на входе устройства числом двоичных импульсов единичного значени .
Перед началом работы устройства триггер 6, регистр 10 сдвига и счетчик 3 устанавливаютс в нулевое состо ние .
Под воздействием очередного синхронизирующего импульса содержимое регистра 10 сдвига смещаетс на один разр д, а перва чейка пам ти ретис тра 10 сдвига переходит в состо ние, соответствующее уровню двухуровневого импульса на входе регистра 10 сдвига в момент формировани заднего
фронта синхронизирующего импульса.
Воздействующие на второй вход элемента И 2 двоичные импульсы нулевого уровн запрещают прохождение через элемент И 2 на вторые входы сумматор 5 по модулю два и элемента И 11 синхронизирующих импульсов. При этом воздействующие на первые входы сумматора 5 по модулю два и элемента И 11 входные импульсы, соответствующие
первому отсчету процесса, через g вого элемента И. вл етс информациматор 5 по модулю два проход т на входы триггера 6 и элемента И 7.
Под воздействием очередного импульса , поступающего на вход триггера 6 и одновременно на вход элемента И 7, триггер 6 измен ет свое состо ние . Если состо ние триггера 6 измен етс в момент формировани заднего фронта импульса, то этот.запусонным входом устройства, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответст- gQ венно с выходом второго элемента И и счетным входом счетчика, разр дные в 1ходы которого соединены с группой информационных входов блока пам ти, вход разрешени записи которого со.екающий импульс, перевод щий триггер 6 . динен с первым выходом синхронизато- из единичного состо ни в нулевое, ра, второй выход которого соединен с через элемент И 7 проходит на вход первьм входом третьего элемента И, элемента ИЛИ В, а запускающий импульс , перевод щий триггер 6 из нулеотличающеес тем, что, с
целью упрощени , в него введены сум10
15
0
-JQ
25
35
вого состо ни в единичное, не проходит на вход элемента ИЛИ 8,
Совокупность последовательно соединенных элементов 9 задержки, регистра 10 сдвига и элемента И 2, предназначена дл задержки импульсов, прошедших с входа устройства на выход элемента ИЛИ 8, на интервал дискретизации входного процесса, соответствующий интервалу длительности максимального числа синхронизирующих импульсов на втором выходе синхронизатора , количество которых определ етс максимально возможным числом импульсов во входной последовательности .
Счетчик 3 преобразует импульсы, прошедшие на выход элемента ИЛИ 8 с входа устройства, в двоичный код,
Синхроимпульсом осуществл етс запись сформированного счетчиком 3 двоичного кода в блок 4 пам ти, а затем осуществл етс сброс счетчика 3 в нулевое состо ние,
В соответствии с описанной работой устройства в блок 4 пам ти в конце каждого цикла работы устройства записываетс результат вычислени среднего между предществующим результатом вычислени и числом импульсов , соответствующих очередному отсчету процесса на входе устройства , т.е, реализуетс текуща оценка среднего значени дис.кретньт последовательностей вида
, 0,5(Й.,, .X.)
X;
Claims (1)
- Формула изобретениУстройство дл определени среднего значени , содержащее блок пам ти , счетчик, три элемента И, элемент ИЛИ, синхронизатор, причем вход перонным входом устройства, выход первого элемента И соединен с первым входом элемента ИЛИ, второй вход и выход которого соединены соответст- gQ венно с выходом второго элемента И и счетным входом счетчика, разр дные в 1ходы которого соединены с группой информационных входов блока пам ти, вход разрешени записи которого со.единен с первым выходом синхронизато- ра, второй выход которого соединен с первьм входом третьего элемента И,отличающеес тем, что, сдинен с первым выходом синхронизато- ра, второй выход которого соединен с первьм входом третьего элемента И,целью упрощени , в него введены сумматор по модулю два, регистр сдвига, триггер и элемент задержки, причем первый вход сумматора по модулю два соединен с первым входом первого элемента И, второй вход которого соединен с выходом третьего элемента И и вторым входом сумматора по модулю два, выход которого соединен с первым входом второго элемента И и счетным входом триггера, выход котоРедактор Ю.СередаСоставитель В.Орлов Техред М..ХрданичЗаказ 5567/49 Тираж 671ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/51 Hj - „и I J 1ТГ -.- IШ1 ГТ-| I I .. I J-T «г Ц I IIIIT- -. .. 11. -Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4рого соединен с вторым входом второго элемента И, выход элемента ИЛИ через элемент задержки соединен с информационным входом регистра сдвига, выход и вход управлени сдвигом которого соединены соответственно с вторым входом третьего элемента И и с вторым выходом синхронизатора, третий выход которого соединен с входом установки в О счетчика.Корректор А.Обручар
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864085579A SU1352504A1 (ru) | 1986-07-09 | 1986-07-09 | Устройство дл определени среднего значени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864085579A SU1352504A1 (ru) | 1986-07-09 | 1986-07-09 | Устройство дл определени среднего значени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1352504A1 true SU1352504A1 (ru) | 1987-11-15 |
Family
ID=21244442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864085579A SU1352504A1 (ru) | 1986-07-09 | 1986-07-09 | Устройство дл определени среднего значени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1352504A1 (ru) |
-
1986
- 1986-07-09 SU SU864085579A patent/SU1352504A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 944144, кл. Н 04 L 25/16, 1982. Авторское свидетельство СССР № 537350, кл. G 06 F 15/36, 1974. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4430722A (en) | Method and arrangement for the correlation of two signals | |
SU1352504A1 (ru) | Устройство дл определени среднего значени | |
EP0660938B1 (en) | Full and partial cycle counting apparatus and method | |
SU1074370A1 (ru) | Устройство дл опережающего сдвига импульсной последовательности | |
SU1177792A1 (ru) | Устройство дл измерени временных интервалов | |
SU1283976A1 (ru) | Преобразователь кода в период повторени импульсов | |
SU1644159A1 (ru) | Коррелометр | |
SU1374430A1 (ru) | Преобразователь частоты в код | |
SU1300511A1 (ru) | Устройство дл определени математического ожидани | |
SU1603406A1 (ru) | Устройство дл измерени среднего значени случайных процессов | |
SU790204A1 (ru) | Устройство задержки импульсов | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU961150A1 (ru) | Умножитель частоты следовани импульсов | |
SU945971A1 (ru) | Формирователь импульсов | |
SU1244786A1 (ru) | Цифровой фильтр | |
SU374610A1 (ru) | Релейный коррелятор | |
SU1095089A1 (ru) | Цифровой измеритель частоты | |
SU1638798A1 (ru) | Способ стробоскопического преобразовани повтор ющихс электрических сигналов | |
SU1261092A1 (ru) | Способ преобразовани короткого временного интервала и устройство дл его осуществлени | |
SU997240A1 (ru) | Устройство задержки | |
SU1242938A1 (ru) | Вычислительное устройство | |
SU1238019A1 (ru) | Цифровой усредн ющий измеритель временных интервалов | |
SU1269163A1 (ru) | Устройство дл определени положени объектов | |
SU1004956A1 (ru) | Преобразователь последовательности временных интервалов в цифровой код | |
SU1401480A1 (ru) | Многоканальный цифровой интерполирующий фильтр |