SU1603406A1

SU1603406A1 - Устройство дл измерени среднего значени случайных процессов

Info

Publication number: SU1603406A1
Application number: SU884625871A
Authority: SU
Inventors: Андрей Павлович Трифонов; Владимир Константинович Бутейко
Original assignee: Воронежский государственный университет им.Ленинского комсомола
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1990-10-30

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл анализа сигналов, изменение которых носит случайный характер, например, при статистическом контроле, в приборах дл выделени полезного сигнала на фоне помех, устройствах дл обработки медико-биологической информации. Цель изобретени - повышение точности. Устройство содержит три элемента задержки 1, 4 и 14, три сумматора 2,9 и 17, два ключа 3 и 12, инвертор 5, блок 6 умножени , блок 7 определени максимумов, два интегратора 8 и 13, блок 10 делени , два элемента пам ти 11 и 15, блок 16 синхронизации. Устройство вычисл ет средние значени случайного процесса до и после неизвестного момента изменени среднего значени . 21 ил.

Description

о: о со

4 О 05

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл анализа сигналов , изменение которых носит случай:-, ный характер (например, при статис- тическом контроле, в приборах дл выделени полезного сигнала, на фоне помех, устройствах дл обработки медико-биологической информации и т.д.).

Цель изобретени - повьпиение точности .

На фиг, 1 изображена структурна схема предлагаемого устройства; на фиг. 2 фиг. 21 - временные диаграм- мы, по сн гацие работу устройства.

Устройство содержит второй элемент 1 задержки, второй сумматор 2, второй ключ 3, первый элемент 4 задержки , инвертор 5, блок 6 умножени , блок 7 определени максимумов, первый Интегратор 8, первый сумматор 9, блок 10 делени , второй элемент 11 пам ти, первьй ключ 12, второй интегратор 13, третий элемент 14 задержки, первый элемент 15 пам ти, блок 16 синхрони- ващш и третий сумматор 17.

Устройство работает следующим образом ,

До момента t запуска блока 16 синхронизации устройство находитс в исходном состо нии При этом блок 16 ве вырабатывает управл ющих импульсов и сигналы на его четырех выходах равн нулю. Поэтому ключ 12 (а также ключ 3 закрыты и входной сигнал U,(t), представл ющий собой случайньш процесс со средним значением (математическим ожиданием ) :

ш

t 6 &,

m(t)

4и

t- С,

не поступает в схему (здесь и соответственно истинные значени среднего значени до и после неизвестного момента о ц изменени среднего значени , момент изменени математического ожидани может принимать значени в интервале от t j,-i-( ; „ до

Ч- n1ax причем V

(ТИП

о, а

L

max

Т,

где Т - врем анализа случайного процесса в устройстве),

В статическом состо нии интегратор 8,интегратор 13 и элементы 11 и 15 пам ти готовы к работе. Сигналы на их выхо- дах равны нулюо В результате напр жени на всех входах и выходах остальных блоков схемы также равны нулю.

Сигналы на выходах устройств а дл измеренных средних значений а и а„ процесса до и после момента изменени отсутствуютс

Работа устройства начинаетс с момента t. Блок 16 вырабатывает на своем первом выходе импульс пр мо- . угольной формы (фиг. 2) длительностью Т от момента tg до момента времени На втором выходе блока 16 формируетс короткий импульс сброса (фиго 3), начинающийс через врем 2т t-Tpg после момента t запуска блока 16 (здесь Тper - выбираетс минимальным , но достаточным дл регист- рап;ии измереннь х средних значений а

А

И а

процесса до и после момента изменени ).

20

5

0

35

40

50

Импульс с первого выхода блока 16 поступает на управл ющий вход ключа 12 и открывает его на врем Т, В течение этого времени входной сигнал U,(t) поступает в схему.Сигнал на выходе ключа 12 без учета флуктуирующей составл ющей случайного процесса изображен на фиг. 4. С выхода ключа 12 сигнал U(t) поступает на вход интегратора 8. Проинтегрированный в нем сигнал (фиг. 5) складываетс в сумма- торе 9 с таким же сигналом, но задержанным на врем Т элементом 4 задержки (фиг. 6) и инвертированным в ин- верторе 5 (фиг„ 7) Сигнал с выхода сумматора 9 (фиг. 8) поступает на вход блока 10 делени . На вход делител блока 10 поступает сигнал, сфор- мированньш блоками 16,17 и 13. Этот сигнал имеет форму равнобедренного треугольника с основанием 2Т и вер- пшной, расположенной в точке Т. Действительно , блок 16 на своем третьем

45 выходе генерирует импульс (фиг. 9) длительностью Т пр моугольной формы

: отрицательной пол рности с амплитудой , равной амплитуде импульса на первом выходе блока 16 и начинающийс через врем Т после начала работы устройства. Этот импульс складываетс в сумматоре 17 с импульсом, вырабатываемым на первом выходе блока 16 (фиг. 2)о Двупол рный импульс с выхода сумматора 17 (фиг. 10) интегрируетс в интеграторе 13 иприобретает требуемую треугольную форму (фиг. 11). В результате на выходе блока 10 делени имеем сигнал (фиг. 2),

К, I x(t ) dt /(t-to), ,

U,o(t)1

t..r

K, j x(t ) dt /(2T t tj,t), ,

где K - коэффициент, учитывающий коэффициенты передачи интеграторов 8 и 13.10

Сигнал с выхода блока 10 поступает вход блока 6 умножени , на другой д которого поступает сигнал с выхосумматора 9 (фиг. 8). С выхода бло-15 6 (фиг, 13) сигнал поступает на д сумматора 2, где он складывает-t-T-to+ T

1 x(t ) г x(t )cit l U.,(t)K, -- - ---4 -J

СЯ CO св жанной э Т. Б рез имеем си Следует сигнала раны так составл ю сигнал на

делах от

t - Т- t,

2T-t- t,

всегда имеет наибольшее значение в момент времени изменени среднего значени задержанного на врем Т ана- лизируемого случайного процесса, при различных значени х математического ожидани до и после момента изменени . Кроме того, перечисленные блоки обеспечивают максимальную и слабо отлича- 30 ющуюс между собой крутизну на участках - кривьк (фиг, 15) до и после момента изменени среднего значени . Сигнал - с выхода сумматора 2 поступает на вход ключа 3, на управл ющий вход ко- 35 торого с четвертого выхода блока 16 подаетс сигнал, йзображенньй на фиг, 16,. Этот сигнал открывает ключ 3 только на врем , когда возможно по вление момента изменени среднего 40 значени случайного процесса, тем самым исключаетс возможность срабатывани блока 7 определени максимумов из-за флуктуации входного сигнала в оменты, когда не ожидаетс изменение 45 среднего значени процесса.

Таким образом, сигнал с выхода ключа 3 (фиг, 17) поступает на вход блока 7 определени максимумов. Блок 7 50 в момент достижени сигналом U2(t) наибольшего значени вырабатывает импульс , йзображенньй на фиг. 18, Своим передним фронтом этот импульс заставл ет сработать элементы 11 и 13 па- ее МЯТИ-. В это врем на входе элемента 11 пам ти присутствует сигнал с блока 10 делени (фиг. 12), который в момент равен (без учета

СЯ CO своей копией (фиг. 14), задержанной элементом 1 задержки на врем Т. Б результате на выходе сумматора 2 имеем сигнал,- изображенньш на фиг.15. Следует отметить, что преобразовани сигнала в блоках 1,2,4-6, 8-10 подобраны так, что без учета флуктуирующей составл ющей анализируемого процесса сигнал на выходе сумматора 2 в пределах от t + Т до t + 2Т, равный

Ч+ .c

to ,

флуктуации) среднему значению процесса после момента изменени . Это значение (фиг. 19) запоминаетс элементом 11 пам ти и поступает на выход устройства, соответствую ций измеренному среднему значению процесса после изменени . С другой стороны, на вход элемента 15 пам ти поступает сигнал с выхода блока 10 (фиг. 12), задержанный на врем Т элементом 14 задержки (фиг. 20). Этот сигнал в мо-. мент tp + () равен (без учета флуктуации ) среднему значению процесса до момента изменени . В результате в момент tg+ o j-t-T элемент 15 пам ти фиксирует HSMejieHHoe среднее значение до момента изменени , которое с выхода элемента 15 (фиг, 21) поступает на выход устройства, соответствующий пам ти измеренному среднему значению процесса а до момента изменени . Следует отметить, что отклонение значени входгых сигналов элементов 11 и -15 пам ти от истинных средних значений за счет флуктуации минимально именно в момент + чем достигаетс высока точность измерений средних значений Цикл измерени вершаетс выработкой блоком 16 на своем втором выходе короткого отрицательного импульса, которьй поступает на входы сброса интеграторов 8 и 13, элементов Ни 15 пам ти и блока 7 определени максимумов и приводит тем самым устройство в исходное состо ние В результате устройство готово к новому циклу измерени g

Claims

Следует отметить, что значени коэффициентов передачи блоков уст- ройстваэ определ ю1цие величину К,, не вли ют на точность измерени среднего знс Чени случайного процесса и выбираютс в зависимости от конкретных условий работы устройства так, чтобы согласовать динамические диапазоны входного сигнала и используе- мых типовых блоков. Формула изобретени

Устройство дл измерени среднего значени случайных процессов, содержащее два интегратора, блок определе- ни максимумов, первый элемент пам ти , блок синхронизации, блок делени и первьй ключ, информационньш вход которого вл етс информационным входом устройства, а выход соединен с инфор- мационным входом первого интегратора выход блока определени максимумов подключен к входу разрешени записи первого элемента пам ти, выход которого вл етс информационным выходом среднего значени до момента .изменени процесса устройства, отличающеес тем.

шени точности, в

что, него

с целью повы- введены три элемента задержки, три сумматора, второй ключ, инвертор, блок умножени и второй элемент пам ти, причем выход первого интегратора соединен с первым входом первого сумматора и через последовательно соединенные первый элемент задержки и инвертор - с вторым входом первого cyMMaTopaj вып

5 0 5

0

ход которого подключен к входу делимого блока делени и к первому входу блока умножени , выход которого соединен с первым входом второго сумматора и через второй элемент задержки - с вторым входом второго сумматора, iвыxoд которого подключен к информаци- юнному входу второго ключа, выход ко- ,торого соединен с,информационным вхо- |дом блока определени максимумов, выход которого подключен к входу разрешени записи второго элемента пам ти , выход которого вл етс информационным выходом среднего значени после момента изменени процесса устройства, первьш вьщод блока синхронизации соединен с управл ющим входом первого ключа и с первым входом третьего сумматора , выход которого подключен к информационному входу второго интегратора , выход которого соединен с входом делител блока делени , вькрд которого подключен к втором входу блока умножени , к информационному входу второго элемента пам ти и через третий элемент задержки к информационному входу nepBoi o элемента пам ти, второй выход блока синхронизации соединен с входами сброса первого и второго интеграторов, блока определени максимумов и первого и второго элементов пам ти, третий выход блока синхронизации соединен с вторым входом третьего сумматора, четвертый выход блока синхронизации подключен к управл ющему входу второго ключа.

16034U6 Фмг I{ /

VT

Фип. 5 Фнр.

t, 1,|-и -VT

.

t,+TVT+I. ,

Vtu VT

tn-«-T -t,«:

«Tu

J Фиг.16

I

Тч-г

:pMP.ft

It

Фир.З

t

Фиг.ао

Фиг. SI

uu

t