SU1300511A1 - Устройство дл определени математического ожидани - Google Patents

Устройство дл определени математического ожидани Download PDF

Info

Publication number
SU1300511A1
SU1300511A1 SU853981593A SU3981593A SU1300511A1 SU 1300511 A1 SU1300511 A1 SU 1300511A1 SU 853981593 A SU853981593 A SU 853981593A SU 3981593 A SU3981593 A SU 3981593A SU 1300511 A1 SU1300511 A1 SU 1300511A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
counter
key
trigger
Prior art date
Application number
SU853981593A
Other languages
English (en)
Inventor
Александр Иванович Заико
Original Assignee
Уфимский авиационный институт им.Серго Орджоникидзе
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Уфимский авиационный институт им.Серго Орджоникидзе filed Critical Уфимский авиационный институт им.Серго Орджоникидзе
Priority to SU853981593A priority Critical patent/SU1300511A1/ru
Application granted granted Critical
Publication of SU1300511A1 publication Critical patent/SU1300511A1/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

Изобретение относитс  к вычисли тельной технике и может быть использовано в информационно-измерительном технике, в частности дл  определени  математического ожидани  стационарных случайных процессов. Цель изобретени  - повышение точности. Устройство содержит аналого-цифровой преобразрва тель 1, ключи 2, 10 и 18, генератор 9 тактовых импульсов, триггеры 12 и 13, счетчики 11 и 19, блок 3 пам ти, сумматоры 6 и 8, элемент ИЛИ 14, элемент И 17, вычитатель 4, элемент 16 задержки, делитель на два 5, умножитель 7,0 пороговый элемент 15. В устройстве производитс  подсчет текущего значени  математического ожидани  , причем усреднение по числу реализаций , кратному дес ти, достигаетс  путем перемещени  зап той в сумматоре на соответствующее число декад . 1 ил. с s (Л

Description

25
1130051
Изобретение относитс  к вычисли- . ельной технике и может быть использоано в ифнормационно-измерительной ехнике, в частности дл  определени  атематического ожидани  стационар- с ных случайных процессов.
Целью изобретени   вл етс  повышеие точности.
На чертеже изображена схема предоженного устройства.JO
Устройство содержит аналого-цифроой преобразователь 1, второй ключ 2, блок 3 пам ти, вычитатель 4, делитель 5, второй сумматор 6, умножитель 7, первый сумматор 8, генера- {5 тор 9 тактовых импульсов, первый ключ Ю, первый счетчик 11, второй и первый триггеры 12 и 13, элемент ИЛИ 14,пороговый элемент 15,элемент 16 задержки,элемент И 17,третий ключ 20 18 и второй счетчик 19.
Устройство работает следующим образом .
В исходном состо нии триггер 12, сумматор 8 и счетчик 19 сброшены в О, триггер 13 - в единичном состо нии , а в счетчи1 е 11 записано число п - 1 (на единицу меньше емкости). Ключи 2 и 10 закрыты, а элемент И 17 и ключ 18 открыты. Генератор 9 пери- 30 одически запускает аналого-цифровой преобразователь 1, который преобразует непрерывный сигнал X(t) в дискре-. тные отсчеты Xj , где i 1, 2,... ,k,.
В поступлением импульса пуска 35 триггер 12 переводитс  в единичное состо ние и перебрасывает триггер 13 в нулевое состо ние. Ключи 2 и 10 открываютс , а элемент И 17 и ключ 18 закрьюаютс . Первый же тактовый 40 импульс запускает аналого-цифровой преобразователь 1 и дополн ет счетчик 11 до максимального. Импульс с первого выхода заполненного счетчика 11 проходит элемент ИЛИ 14 и эле- 45 мент 16 задержки записывает в блок 3 пам ти первый отсчет Х, сбрасывает счетчик 11 в О и переводит триггер 13 в единичное состо ние, открывает элемент И 17 и ключ 18. 50
Второй тактовый импульс записывает единицу в счетчики 11 и 19, второй раз запускает аналого-цифровой преобразователь 1 и на выходе ключа 2 по вл етс  второй отсчет Х. 55 При этом возможны следующие два случа .
Если Xj, отличаетс  от X, , то на выходе вычитател  4 образуетс  раз5
51
5 0
0
5 0 5 0
5
ность (Х - Х), котора  в пороговом элементе 15 образует импульс отличающегос  отсчета. Этот импульс проходит через элементы ИЛИ 14, И 17 и поступает на управл ющий вход сумматора 8, а через элемент задержки 16 - на управл ющие входы блока 3 пам ти и счетчика 11. В результате этого в сумматоре записываетс  среднее значение сигнала между первым и вторым отсчетами (Х - Х,)/2, в блоке пам ти - Х, а счетчик 11 сброситс  в О.
При Xj; X, на выходе вычитател  4 - О, импульс отличающегос  отсчета не образуетс   и значени  блока 3 пам ти, счетчика. 11 и сумматора 8 не измен ютс . Таким образом, при повтор ющемс  отсчете измен ютс  только значени  счетчиков 11 и 19 на единицу.
С приходом третьего тактового импульса он фиксируетс  счетчиком 19 и возникают те же два случа . При получении повтор ющегос  отсчета в счетчике 11 прибавл етс  единица.При получении отличающегос  отсчета на выходе счетчика 1 1 и на входе матора 8 образуютс  соответственно врем  между двум  отличающимис  отсчетами и среднее значение сигнала за это врем . Это врем  уже зафиксировано счетчиком 19, а среднее значение сигнала суммируетс  с уже имеющимис  в сумма торе 8.
Счетчик 11 имеет конечнзта емкость п. Поэтому при максимальном заполне- ни;И счетчика 11 импульс с его выхода проходит элемент ИЛИ 14, производит описанные операции и сбрасывает в О счетчик 11 дл  следующего заполнени .
При равенстве показани  N счетчика 19 100, 1000 и т.д. импульс с его выхода возвращает триггер 12 в нулевое состо ние и через элементы ИЛИ 14 и И -17 прибавл ет в сумматоре 8 последнее значение второго сумматора 6 даже если Х, повтор ет Х , , а счетчик 11 не заполнен полностью. За счет этого достигаетс  окончание работы устройства при точном равенстве показани  счетчика 19 N 100, 1000 и т.д. После перемещени  зап той в сумматоре 8 влево соответственно на 2, 3 и т.д. декады на его выходе получаетс  математическое ожидание m сигнала X(t), соответствующее вьфажению
m
l. + n-X- )
N -
n- - показание счетчика 11; k - количество отсчетов ,
суммируемых сумматором 8.
рмула изобретени 
Устройство дл  определени  математического ожидани , содержащее аналого-цифровой преобразователь, первый и второй ключи, генератор тактовых импульсов, первый и второй триггеры, первый счетчик, блок пам ти , первый и второй сумматоры, элемент ИЛИ, вычитатель, делитель, умножитель , пороговый элемент, элемент задержки, элемент И, причем счетный вход первого счетчика соединен с выходом , первого ключа, информационный вход которого соединен с входом запуска аналого-цифрового преобразовател  и выходом генератора тактовых импульсов, управл ющий вход первого ключа соединен с управл ющим входом второго ключа, входом установки в нуль первого триггера и пр мым выходом второго триггера, выход аналого- цифрового преобразовател  соединен с информационным входом второго ключа а вход -  вл етс  информационным входом устройства, выход первого сумма- Topd  вл етс  выходом устройства, вход установки в единицу второго три trepa  вл етс  входом запуска устрой- ртва, первый вход первого сумматора
Составитель В.Орлов Редактор М.Келемеш Техред И.Попович
Заказ 1152/50 Тираж 673Подписное
ВНИИПИ Государственно1 о комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д.4/5
.Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна ,4.
0
5
5
0
5
0
,
роединен с выходом элемента И, первый вход которого соединен с входом элемента задержки и выходом элемента ИЛИ, первый вход которого соединен с выходом переполнени  первого счетчика, информационный выход которого срединен с первым вх,одом умно- ( жител , второй вход которого соединен с первым входом вычитател  и выходом блока пам ти, вход синхронизации которого соединен с входом установки в единицу первого триггера, входом установки в нуль первого счетчика и выходом элемента задержки, информационный вход блока пам ти соединен с вторым входом вычитател  и выходом второго ключа, выход первого триггера соединен с вторым входом элемента И, второй вход первого сумматора соединен с выходом второго сумматора, первый и второй входы которого, соединены соответственно с выходом умножител  и выходом делител , вход которого соединен с входом порогового элемента и выходом вычитател , выход порогового элемента соединен с вторым входом элемента ИЛИ, отличающеес  тем, что с целью повы- щени  точности, в него введены второй счетчик и третий ключ, информационный вход которого соединен с выходом первого ключа, управл ющий вход которого соединен с выходом перврго триггера, а выход - соединен со счетным входом второго счетчика, выход которого соединен с входом установки в нуль второго триггера и третьим входом элемента ИЛИ.
Корректор Н.Король

Claims (1)

  1. Формула изобретения
    Устройство для определения математического ожидания, содержащее аналого-цифровой преобразователь, первый и второй ключи, генератор тактовых импульсов, первый и второй 15 триггеры, первый счетчик, блок памяти, первый и второй сумматоры, элемент ИЛИ, вычитатель, делитель, умножитель, пороговый элемент, элемент задержки, элемент И, причем счетный 20 вход первого счетчика соединен с выходом. первого ключа, информационный вход которого соединен с входом запуска аналого-цифрового преобразователя и выходом генератора тактовых 35 импульсов, управляющий вход первого ключа соединен с управляющим входом второго ключа, входом установки в нуль первого триггера и прямым выходом второго триггера, выход аналого- 30 цифрового преобразователя соединен с информационным входом второго ключа, а'вход - является информационным входом устройства, выход первого сумматора является выходом устройства, 35 вход установки в единицу второго триггера является входом запуска устройства, первый вход первого сумматора роединен с выходом элемента И, первый вход которого соединен с входом элемента задержки и выходом элемента4 ИЛИ, первый вход которого роединен с выходом переполнения первого счетчика, информационный выход которого срединен с первым вх,одом умноί-жителя, второй вход которого соединен с первым входом вычитателя и выходом блока памяти, вход синхронизации которого соединен с входом установки в единицу первого триггера, входом установки в нуль первого счетчика и выходом элемента задержки, информационный вход блока памяти соединен с вторым входом вычитателя и выходом второго ключа, выход первого триггера соединен с вторым входом элемента И, второй вход первого сумматора соединен с выходом второго сумматора, первый и второй входы которого, соединены соответственно с выходом умножителя и выходом делителя, вход которого соединен с входом порогового элемента и выходом вычитателя, выход порогового элемента соединен с вторым входом элемента ИЛИ, отличающееся тем, что с целью повышения точности, в него введены второй счетчик и третий ключ, информационный вход которого соединен с выходом первого ключа, управляющий вход которого соединен с выходом первого триггера, а выход - соединен со счетным входом второго счетчика, выход которого соединен с входом установки в нуль второго триггера и третьим входом элемента ИЛИ.
SU853981593A 1985-11-25 1985-11-25 Устройство дл определени математического ожидани SU1300511A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853981593A SU1300511A1 (ru) 1985-11-25 1985-11-25 Устройство дл определени математического ожидани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853981593A SU1300511A1 (ru) 1985-11-25 1985-11-25 Устройство дл определени математического ожидани

Publications (1)

Publication Number Publication Date
SU1300511A1 true SU1300511A1 (ru) 1987-03-30

Family

ID=21207024

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853981593A SU1300511A1 (ru) 1985-11-25 1985-11-25 Устройство дл определени математического ожидани

Country Status (1)

Country Link
SU (1) SU1300511A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 451999, кл. G 06 F 15/353, 1973. Авторское свидетельство СССР № 1136188, кл. G 06 F 7/52, 1983. *

Similar Documents

Publication Publication Date Title
SU1300511A1 (ru) Устройство дл определени математического ожидани
SU1589403A1 (ru) Устройство подавлени помех
SU1003350A1 (ru) Делитель частоты следовани импульсов
RU2742710C2 (ru) Устройство для измерения частоты
SU1352504A1 (ru) Устройство дл определени среднего значени
RU2024194C1 (ru) Аналого-цифровой преобразователь
SU1322334A1 (ru) Устройство дл счета изделий
SU508925A1 (ru) Аналого-цифровой преобразователь
SU1735884A1 (ru) Адаптивное устройство дл передачи информации
SU415669A1 (ru)
SU1372245A1 (ru) Цифровой частотомер
SU1336033A1 (ru) Устройство дл вычислени текущего среднего значени
RU2019845C1 (ru) Статистический анализатор
SU1730641A1 (ru) Многомерный статистический анализатор мощности нагрузки
SU1314435A1 (ru) Цифровой умножитель частоты
SU1013872A1 (ru) Измеритель сдвига фаз
SU1644159A1 (ru) Коррелометр
SU1262554A1 (ru) Устройство дл сбора информации
SU1043711A1 (ru) Устройство дл сжати информации
SU572933A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1472920A1 (ru) Устройство дл цифровой регистрации электрических сигналов
SU456293A1 (ru) Устройство дл сглаживани "сжатой" телеметрической информации
SU330423A1 (ru) Цифровой измеритель периодических интервалов времени
SU1040490A1 (ru) Частотно-импульсное вычислительное устройство
SU756410A1 (ru) Цифровое устройство 1