SU1345135A1

SU1345135A1 - Цифровой преобразователь дл фазометра

Info

Publication number: SU1345135A1
Application number: SU864068554A
Authority: SU
Inventors: Сергей Петрович Панько; Юрий Васильевич Колпаков
Original assignee: Красноярский Политехнический Институт
Priority date: 1986-04-04
Filing date: 1986-04-04
Publication date: 1987-10-15

Abstract

Цифровой преобразователь дл фазометра содержит стробоскопический преобразователь (П) 1, аналого-цифровой П 2, блок (Б) 3 вы влени максимального или минимального кода, синхрЪнизатор 4, делитель 5 частоты, запоминающий Б 6, мультиплексор 8, Б 7 делени , сумматор 9, буферный регистр Ю. Изобретение повышает точность измерени в случае наложени импульсной помехи на информационный сигнал. 1 ил. Вх.1 Вх.2 IjO :л со ел

Description

Изобретение относитс к электро- адиоизмерительной технике и может ыть использовано при разработке

азометрических устройств повышенной

очности.

Цель изобретени - повьшениеточности измерени в случае наложени импульсной помехи на информационный сигнал.

На чертелсе представлена структур- Ю на схема цифрового преобразовател л фазометра.

Устройство состоит из стробоскопиеского преобразовател 1, входом со- единенного с информационным входом уст- т 5

ройствага выходом соединенного с первым входом аналого-цифрового преобразовател 2,первый выход которого соединен с блоком 3 вы влени максимального или минимального кода,синхронизатора 4, 20 входом соединенного со входом опорного сигнала устройства, а выходом подключенного к входу делител 5 частоты, первый выход которого соединен с первым входом запоминающего блока 6,, а вто 25 рой - со вторым входом блока 7 делени , мультиплексора 8, выходом соединенного с первым входом сумматора 9, блока 7 делени , выходом соединенного с первым входом мультиплексора 8 и . зо выходом устройства, буферного регистра 10 первый вход которого св зан с вькодом запоминающего блока 6, а выход - с первым входом блока 7 делени .

и BTOpbiM входом сумматора 9, выход которого соединен со вторым входом запоминающего блока 6. Второй вход мультиплексора 8 подключен к первому выходу аналого-цифрового преобразовател 2, а третий вход - к вьпсоду блока 3 вы влени максимального или минимального кода. Второй выход аналого-цифрового преобразовател 2 соединен с третьим входом запоминающего блока 6. Выход синхронизатора 4 св зан со вторыми входами стробоскопического и аналого-цифрового преобразователей 1 и 2 и вторым входом бу- с)ерного регистра 10.

Устройство работает следующим образом.

Входной информационный сигнал вм.есте с наложенной на него импульсной помехой поступает на стробоскопический преобразователь 1. Синхрони- gg затор 4 выполн ет, в сущности, функцию умножител частоты на р и формировател из зтого сигнала импульсов. На его вход поступает опорное напр 35

40

45

50

5

0 5 о

g

5

0

5

0

жение, а на его выходе присутствуют импульсы с периодом , где Т - период входного сигнала, р - количество точек отсчета в одном периоде входного сигнала. Стробоскопический преобразователь I квантует входной сигнал по времени, т.е. производит выборку и запоминание мгновенных значений входного сигнала в момент воздействи импульсов с выхода синхронизатора 4 на вр.ем , необходимое дл аналого-цифрового преобразовани . Пуск аналого-цифрового преобразовател 2 таюке осуществл етс импульсами с выхода синхронизатора 4. На первом выходе аналого-цифрового преобразовател 2 формируетс цифровой код, пропорциональный мгновенному значению входного напр жени . Импульсна помеха, наложенна на сигнал, искажает значение кода отсчета с выхода аналого-цифрового преобразовател 2. Амплитуда входного сигнала не доллсна превышать определенного порога и S меньшего максимального размаха амплитудной характеристики аналого-цифрового преобразо- - вател 2. Тогда критерием по влени импульсной помехи и искажени ею входного сигнала вл етс по вление максимального (или минимального) значени кода. Факт .по влени одного из этих значений (превышени порога) вы вл етс блоком 3 вы влени максимального или минимального кода. Блок 3 вы влени максимального или минимального кода должен вы вл ть по вление максимального или минимального кода с выхода аналого-цифрового пре-. образовател 2 и вь авать в этот момент сигнал управлени мультиплексором 8. Назначение мультиплексора 8 - подключение к первому входу сумматора 9 кодов с выходов, либо аналого- цифрового преобразовател 2, либо блока 7 делени , т.е. информационными входами мультиплексора 8 вл ютс первый и второй. Третий вход мультиплексора 8, св занный с блоком 3 вы влени максимального или минимального кода, вл етс управл ющим. Логика управлени следующа .

Если искажени кода не произошло, то выход аналого-цифрового преобразовател 2 подключен к первому входу сумматора 9. Если же произошло искажение кода, то ко входу сумматора 9 подключаетс выход блока 7 депени .

Сумматор 9, запоминающий блок 6 и буферный регистр 10 в совокупности выполн ют функции накапливающего сумматора . Запоминающий блок 6 состоит из р чеек, емкость каждой из которы равна К П, где N - количество периодов входного сигнала, за которые происходит накопление (усреднение) отсчетов; п - разр дность аналого-циф- рового преобразовател 2. Перед началом работы все чейки должны быть обнулены . Первый вход запоминающего блока 6, соединенный с выходом делител 5 частоты, вл етс адресным. Код адреса формируетс делителем 5 частоты. Код адреса увеличиваетс на 1 на каждьй импульс с выхода синхронизатора 4 и измен етс в предела от О до . Код адреса формируетс по loggp младших разр дов (по первому выходу делител 5 частоты). Второ вход запоминающего блока 6 вл етс его информационным входом-и св зан с выходом сумматора 9. Третий вход запоминающего блока 6 вл етс управл ющим и св зан со вторым выходом аналого-цифрового преобразовател 2, на котором формируетс логический сигнал одного уровн (напри- мер, нулевого) пока идет аналого- цифровое преобразование и логический сигнал другого уровн (например, единичного ) от момента, когда преобразование кончилось, до следующего им- пульса с выхода синхронизатора 4. Этот управл ющий сигнал переводит запоминающий блок 6 в режим соответственно Чтение или Запись. В момент поступлени импульса с выхода синхронизатора 4 запускаютс стробоскопический и аналого-цифровой преобразователи 1 и 2, а запоминаюрщй блок 6 переводитс в режим Чтение. При этом число, ранее записанное в чейку запоминающего блока 6, адрес которой к этому моменту уже установлен на делителе 5 частоты, переноситс в буферный регистр 10. Перенос происходит при воздействии импульса с выхода синхронизатора 4 на второй вход буферного регистра 10. Это число из буферного регистра 10 поступает на второй вход сумматора 9. В момент

окончани аналого-цифрового преобра- gg кода вырабатывает сигнал переключе- зовани сигнал со второго выхода ана- ни мультиплексора 8, т.е. к первому лого-цифрового преобразовател 2 ме- входу сумматора 9 теперь уже подключаетс выход блока 7 делени . Производить прибавление искаженного знан ет свое значение (например, переходит в единичное состо ние), и запо25

v 10 15 20 ЗО -с 9

45

0

минающий блок 6 переходит в режим Запись, т.е. .результат суммировани , по вл ющийс к этому моменту времени на выходе сумматора. 9, записываетс в соответствующую чейку запоминающего блока 6. При поступлении следующего импульса описанные процессы повтор ютс , но работа ведетс со следующей чейкой запоминающего блока 6.

Таким образом, в каждом периоде входного сигнала каждый i-й отсчет сумми1руетс с суьв-юй всех предьщущих отсчетов периодов и результат накапливаетс в i-й чейке запоминающего блока 6. В остальных чейках запоминающего блока 6 накапливаютс подобные суммы дл соответствующих отсчетов . Отметим, что .

Блок 7 делени предназначен дл вычислени среднего значени дл каждого отсчета путем делени числа, записываемого в буферный регистр 10, на число (номер) текущего периода входного сигнала. Таким образом, на выходе блока 7 делени , т.е. на : выходе устройства в целом, присутствуют поочередно значени отсчетов, усредненные за истекшее количество периодов входного сигнала. Число, соответствующее номеру текущего периода , снимаемс со старших разр дов делител частоты по второму его выходу . Таким образом, емкость делител 5 частоты равна log (p+N) двоичных разр дов .

Пусть текущий отсчет не искажен импульсной помехой. Тогда с помощью мультиплексора 8 к первому входу сумматора 9 подключаетс первый выход аналого-цифрового преобразовател 2, так как блок 3 вы влени максимального или минимального кода не выработает сигнал переключени входов мультиплексора 8. Далее работа продолжаетс так, как описано вьше.

Если какой-нибудь отсчет искажен импульсной помехой, то блок 3 вы влени максимального или минимального

чсин отсчета к содержимому соответ- с с вующей чейки нельз , так как это может существенно исказить весь результат в целом. Поэтому в устройстве предлагаетс замен ть искаженное значение средним значением, вычисл емым с помощью блока 7 делени . Результат сложени среднего значени , снимаемого с выхода блока 7 делени , с суммой, накопленной к этому моменту времени в чейке запоминающего блока 6, записываетс в эту же чейку , так как процесс аналого-цифровог преобразовани уже закончилс .

При искажении хот бы одного отсчета в текущем периоде в известном устройстве из дальнейшей обработки исключаютс все отсчеты этого периода . В данном же устройстве происходи замена искаженного отсчета средним значением отсчетов в этих же точках предыдущих периодов и используютс .дл дальнейшей обработки все другие неискаженные отсчеты текущего периода . Это способствует повышению точности измерени .

Claims

Формула изобретени

Цифровой преобразователь дл фазометра , содержащий последовательно соединенные-стробоскопический преобразователь , входом соединенный с информационным входом устройства, аналого-цифровой преобразователь и блок

Составитель С.Кулиш Редактор Л.Повхан Техред И.Попович Корректор М.Демчик

Заказ 4915/44 Тираж 730 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

вы влени максимального или минимального кода, последовательно соединенные синхронизатор, соединенный с входом опорного сигнала устройства, делитель частоты и запоминающий блок, отличающийс тем, что, с целью повышени точности измерени в случае наложени импульсной помехи на информационный сигнал, он снабжен сумматором, буферным регистром, блоком давлени , вькод которого вл етс выходом устройства, и мультиплексором , первый информационный вход которого соединен с выходом блока делени , второй-информационный вход соединен с выходом аналого-цифрового преобразовател , управл ю111 1й вход - с выходом блока вы влени максимального

или минимального кода, а выход соединен с цервым входом сумматора, причем выход буферного регистра соединен с первым входом блока делени и вторым входом сумматора, информационный вход

буферного регистра подключен к выходу запоминающего блока, второй выход делител частоты соединен с вторым входом блока делени , второй выход аналого-цифрового преобразовател

подключен к управл ющему входу запоминающего блока, выход сумматора - к информационному входу запоминающего блока, а выход синхронизатора подключен параллельно к вторьм входам стробоскопического и аналого-цифрового преобразователей и к управл ющему входу буферного регистра.