SU1191920A1 - Устройство дл текущей оценки уровн сигнала - Google Patents

Description

второго счетчика, первый информационый вход мультиплексора блока управлени  подключен к выходу третьего счетчика блока управлени , счетный вход которого объединен с выходом второго элемента задержки и соеди нен с выходом п того элемента И блока управлени , первый, второй и третий управл ющие входы блока выбора центрального отсчета подключены соответственно к выходам первого элемента И, второго элемента задержки и третьего элемента И блока управлени , первый выход блока выбора центрального отсчета соединен с третьим входом третьего элемента И и через третий элемент НЕ - с вторым входом четвертого элемента И блока управлени , второй выход блока выбора центрального отсчета подключен к второму информационному входу мультиплексора блока управлени , выход одйовибратора соединен с управл ющим входом Коммутатора, выход мультиплексора блока управлени  подкдючен к адресному входу мультиплексора, выход которого соединен с информационным входом коммутатора, первый информационный выход которого подкключен к первому информационному входу блока выбора центрального отсчета , второй информационный вход которого объединен с информационным входом мультиплексора и соединен с выходом регистра, тактовый вход которого объединен с тактовым входом аналого-цифрового преобразовател  и подключен к выходу первого элемента И блока управлени , второй выход коммутатора  вл етс  выходом устройства.

2, Устройство по п.1, отличающеес  тем, что блок выбора центрального отсчета содержит группу и m компараторов, две группы из rt элементов И, две груп91920

пы из m элементов ИЛИ, группу из m реверсивных счетчиков, группу из т элементов НЕ, группу из m элементов ИЛИ-НЕ, элемент , группу элементов пам ти, -й вход которого подключен к выходу -го

элемента ИЛИ-НЕ группы, (где 1...т) и объединен с i-м входом элемента ИЛИ-НЕ, , j-й вход (где 4 1.,.К-1 ) -го элемента ИЛИ-НЕ группы соединен с J-M выходом разр да -го счетчика , выход k-ro разр да которого подключен к первому входу 1-го элемента И первой группы и через элемент НЕ - к первому входу -го , элемента И второй группы, выходы

J-X элементов И первой и второй групп . соединены с первыми входами элементов ИЛИ одноименных групп, вторые входы которых подключены соответственно к первому и второму выходам 1-го компаратора, выход -j-ro элемента ИЛИ первой группы соединен с входом сложени  i-го реверсивного счетчика группы, вход вычитани  которого подключен к выходу i-го элемента ИЛИ второй группы, информационные входы реверсивных счетчиков группы объединены и  вл ютс  первым входом блока выбора дентрального отсчета, управл ющие входы компараторов объединены и  вл ютс  вторым .. входом блока выбора центрального . отсчета, вторые входы элементов И первой и второй групп объединены и  вл ютс  третьим входом блока выбора центрального отсчета, первым выходом которого  вл етс  выход элемента ИЛИ-НЕ, вторым выходом блока выбора центрального отсчета  вл етс  выход группы элементов пам ти, первые входы компараторов объедине- . ны и  вл ютс  первым информационным входом блока выбора центрального отсчета, вторые входы компараторов  вл ютс  вторым информационным входом блока выбора центрального отсчета .

1

Изобретение относитс  к специализированным средствам вычислительной техники и может быть использовао

НО ДЛЯ аппаратурного анализа случайных процессов в системах сбора и обработки информации. . ,

3 . Цель изобретени  - увеличение точности выделени  кусочно-посто нного сигнала на фоне помех.

На фиг,1 представлена блок -схе . устройства;на фиг.2 - блок-схеМа бка выбора центрального отсчета:; на фиг.З - блок-схема блока управлени  ...

- Устройство дл  текущей оценки уровн  сигнала содержит аналогоцифровой преобразователь 1, регистр 2, блок 3 управлени , мультиплексор 4, коммутатор 5 и блок 6 выбора центрального отсчета . Блок 6 содержит компараторы 7, реверсивные счетчики 8, элеме т НЕ 9, элементы И 10 и 11, элементы ИЛИ 12 и 13, элементы ИЛИ-НЕ 14 выходной элемент ИЛИ-НЕ 15, группу 16 элементов пам ти.

Блок 3 содержит генератор 17 с непрерывной последовательностью импульсов, счетчики 18 и 19, триггеры 20 и 21, счетчик 22, мультиплексор 23, элементы задержки 24 и 25, одновибратор 26, элементы НЕ 27-29, элемент ИЛИ-НЕ 30, элемент И-НЕ 31, элементы И 32 - 36 и вывод 37 начальной установки.

Количество  чеек регистра 2, представл ющего собой регистр сдвига , равно т(П1нечетно ). Разр дность реверсивных счетчиков 8 равна k и выбираетс  из услови  2 /т-1.

Сущность работы устройства заключаетс  в выборе в. качестве текущей оценки неизвестного уровн  сигнала центрального члена в совокупности отсчетов процесса, предсталенных в регистре 2.Этапы работы устройства дл  текущей оце.нки уровн  сигнала следую- .

I Заполнение регистра 2. Исследуема  реализаци , представл юща  собой сумму кусочно-посто нного сигнала и аддитивной помехи, лосту,пает с входа устройства на первый вход аналого-цифрового преобразовател  1, На первом выходе блока 3 управлени  формируетс  m сигналор , которые поступают на второй вход аналого-цифрового преобразовател  1, первый вход регистра 2 и через первый управл ющий вход блока 6 на третьи входы реверсивных

9204

счетчиков 8, Под воздействием эти сигналов на выходе аналого-хщфрового Преобразовател  1 устанавлив ютс  отсчеты входной функции в виде параллельного кода, которые записьшаютс  в регистр 2. Реверсивные счетчики 8 под действием первого же сигнала, поступившего на их третьи входы, устанавливаютс  в нулевое состо ние,

11 .Алализ совокупности отсчетов процесса, представленных в . регистре 2. На четвертом выходе блока управлени  3 действует сигнал , который, поступа  на второй вход коммутатора 5, осуществл етподключение первого входа коммутатора 5 к его первому выходу, т.,е, выход мультиплексора 4 оказываетс  подключенным через информационный вход блока 6 к вторым входам компараторов 7. При этом на п том выходе блока 3 управлени  формируютс  адресные сигналы, которые, потупа  на адресный вход мультипл.ек- сора 4, вызывают поочередное подключение информационных входов мултиплексора 4 к его выходу. Таким образом, на вторые входы компараторов 7 поочередно поступает содержимое всех  чеек регистра 2. С каждым новым адресным сигналом на втором выходе блока управлени  3 по вл етс  сигнал, который поступает на третьи входы компараторов 7, рареша  их работу. Компараторы 7 сравнивают содержимое, наход щеес  в своих  чейках регистра 2, которые подключены к первым входам компараторов 7, с последовательно пос- тупаю1цими значени ми из всех  чеек регистра 2,

Если содержимое своей  чейки меньше содержимого очередной  чейки , то на первом выходе компарато- ра 7 по вл етс  сигнал, если больше , то сигнал по вл етс  на втором выходе компаратора 7. Соответственно по вл етс  сигнал либо на выходе первого элемента ИЛИ 12 и первом входе реверсивного счетчика 8, либо на выходе второго элемента ИЛИ 13 и втором входе реверсивного счетчика 8. В первом случае содержимое реверсивного счетчика 8 уменьшаетс  на единицу, во втором случае - увеличиваетс  на единицу. При равенстве значений на первом

5

и втором входах компаратора 7 содержимое соответствующего реверсив ного счетчика 8 остаетс  неизменным , В результате содержимое каждого из реверсивных счетчиков 8 соответствует положению своего отсчта процесса в совокупности отсчетов , представленных в регистре 2. Выбранна  разр дность реверсив:и к счетчиков 8 позвол ет использовать их старшие 1 -е разр ды дл  учета знаков чисел, записанных в реверсивных счетчиках 8. Центральному члену в выборке соответствует реверсивный счетчик 8 с минималь-. ным по абсолютной величине значением . Нахождение такого значени  в реверсивных счетчиках 8 осуществл етс  следующим образом.

Если по крайней мере один из реверсивных счетчиков 8 находитс  в нулевом состо нии, то на выходе соответствующего элемента ИЛИ-НЕ 14 устанавливаетс  высокий уровень. Этот сигнал вызывает по вление низ- кого уровн  на выходе выходного элемента ИЛИ-НЕ 15, который свидетельсвует о том, что центральный член найден. Код на выходе группы 16 при зтом с- ответствует номеру  чейки регистра 2, содержащей центральный член. Если в состо нии О находитс  несколько реверсивных счетчиков то код на выходе группы 16 соответствует  чейке с минимальным адре- сом.

Если реверсивных счетчиков 8 с нулевым значением нет, о чем свидетельствует высокий уровень на выходе выходного элемента ИЛИ-НЕ 15, то устройство приводит содержимое реверсивных счетчиков с минимальным по абсолютной величине значение к нулевому. Дл  этого с третьего выхода блока управлени  3 на первые входы первых элементов И 10 и первые входы вторых элементов И 11

206

поступают сигналы, каждый из которых вызывает уменьшение абсолютной величины содержимого реверсивных счетчиков 8 на единицу. Если содержимое реверсивного счетчика 8 положительно , то на втором входе первого элемента И 10 устанавливаетс  высокий.уровень, а на втором входе второго элемента И 11 - низкий уровень . Если число в реверсийном счетчике 8 отрицательно, то на втором входе первого элемента И 10 устанавливаетс  низкий уровень, а-на втором входе второго элемента И 11 высокий уровень. С по влением в реверсивных счетчиках 8 нулевого зна- чени  устанавливаетс  низкий уровень на первом выходе блока 6, который, поступа  на первый вход блока 3 управлени , прекращает прохождение сигналов на первые входы элементов

И 10 и 11.

111 Формирование оценки сигнала на выходе устройства. На п том выходе блока управлени  3 формируетс  адресный сигнал, соответствующий коду, поступающему на второй вход блока 3 управлени . На четвертом выходе блока 3 управлени  устанавливаетс  сигнал, который подключает первый вход коммутатора 5 к выходу устройства. Таким образом, на выход устройства поступает выбранное значение из регистра 2, которое  вл етс  оценкой уровн  сигнала.

ГУ Запись очередного отсчета входного процесса в регистр. 2. На первом выходе блока 3 управлени  формируетс  сигнал, по которому в регистр 2 записываетс  следующим отсчет входного процесса, при этом реверсивные счетчики 8 привод тс  в исходное состо ние.

Дл  полученного набора повтор ютс  этапы 11-1У. В результате на выходе устройства формируетс  текуща  оценка уровн  сигнала.

фиг /

ti

L..

Фиг. 3

Claims (2)

1. (5.7) I. УСТРОЙСТВО ДЛЯ ТЕКУЩЕЙ ОЦЕНКИ УРОВНЯ СИГНАЛА, содержащее аналого-цифровой преобразователь, регистр, блок управления, вход аналого-цифрового преобразователя является информационным входом устройства, выход аналого-цифрового преобразователя подключен к информационному входу регистра, отличающееся тем, что, с целью повышения точности, в него введены мультиплексор, коммутатор и блок выбора центрального отсчета, блок управления содержит генератор импульсов, одновибратор, элементы задержки, мультиплексор, счетчики, элемент И—НЕ, элемент ИЛИ—НЕ, элементы НЕ, триггеры, элементы И, причем выход генератора импульсов подключен к входу синхронизации первого триггера блока управления, к первым входам первого, второго и . третьего элементов И блока управления, в^од установки в 0 первого счетчика блока управления объединен с первым входом элемента ИЛИ-НЕ блока управления и соединен с входом начальной установки блока управления, который через первый элемент НЕ подключен к первому входу элемента И-НЕ блока управления, второй вход которого объединен с вторым входом элемента ИЛИ-HE блока управления и соединен . с выходом второго элемента НЕ блока управления, вход которого объединен с адресным входом мультиплексора блока управления и подключен к выходу одновибратора, вход которого соединен с выходом .четвертого элемента И, первый вход которого объединен с g вторым входом третьего элемента И блока управления и подключен к выходу первого элемента задержки, вход которого соединен с инверсным выходом первого триггера, входы сброса второго и третьего счетчиков блока управления объединены с единичными входами первого и второго триггеров и подключены к выходу элемента И-НЕ блока управления, выход элемента ИЛИ-HE соединен с единичным входом первого счетчика блока управления, выход которого подключен к нулевому входу второго триггера, прямой выход которого соединен с вторым входом первого элемента И блока управления, инверсный выход второго триггера подключен к второму входу второго элемента И, выход которого подключен к счетному входу второго счетчика и первому входу пятого элемента И блока управления, второй вход которого подключен к прямому выходу первого триггера, нулевой вход которого соединен с выходом

   SLLud 191920

   1191 второго счетчика, первый информационный вход мультиплексора блока управления подключен к выходу третьего счетчика блока управления, счетный вход которого объединен с выходом второго элемента задержки и соединен с выходом пятого элемента И блока управления, первый, второй и третий управляющие входы блока выбора центрального от-’' счета подключены соответственно к выходам первого элемента И, второго элемента задержки и третьего элемента И блока управления, первый выход блока выбора центрального отсчета соединен с третьим входом третьего элемента Ии через третий элемент НЕ - с вторым входом четвертого элемента И блока управления, второй выход блока выбора центрального отсчета подключен к второму информационному входу мультиплексора блока управления, выход одновибратора соединен с управляющим входом коммутатора, выход мультиплексора блока управления подключен к адресному входу мультиплексора, выход которого соединен с информационным входом коммутатора, первый информационный выход которого подкключен к первому информационному входу блока выбора центрального отсчета, второй информационный вход которого объединен с информационным входом мультиплексора и соединен с выходом регистра, тактовый вход которого объединен с тактовым входом аналого-цифрового преобразователя и подключен к выходу первого элемента И блока управления, второй выход коммутатора является выходом устройства.
2. 2. Устройство по п.1, о т л и чающееся тем, что блок выбора центрального отсчета содержит группу и m компараторов, две группы из m элементов И, две груп-

   920 ' пы из П) элементов ИЛИ, группу из м реверсивных счётчиков, группу из m элементов НЕ, группу из m элементов ИЛИ-HE, элемент ИЛИ-HE, группу элементов памяти, 1-й вход которого подключен к выходу Г-го___ элемента ИЛИ-HE группы, (где i = и объединен с i-м входом элемента ИЛИ—НЕ, , j-й вход (где | = ) i-го элемента ИЛИ-HE группы соединен с j.-м выходом разряда 1-го счетчика, выход k-го разряда которого подключен к первому входу (-го элемента И первой группы и через элемент НЕ — к первому входу 1—го элемента Й второй группы, выходы <-х элементов И первой и второй групп соединены с первыми входами элементов ИЛИ одноименных групп, вторые входы которых подключены соответственно к первому и второму выходам 1-го компаратора, выход (—го элемента ИЛИ первой группы соединен с входом сложения i-го реверсивного счетчика группы, вход вычитания которого подключен к выходу (—го элемента ИЛИ второй группы, информационные входы реверсивных счетчиков группы объединены и являются первым входом блока выбора центрального отсчета, управляющие входы компараторов объединены и являются вторым входом блока выбора центрального отсчета, вторые входы элементов И первой и второй групп объединены и являются третьим входом блока выбора центрального отсчета, первым выходом которого является выход элемента ИЛИ-HE, вторым выходом блока выбора центрального отсчета является выход группы элементов памяти, первые входы компараторов объединены и являются первым информационным входом блока выбора центрального отсчета, вторые входы компараторов являются вторым информационным входом блока выбора центрального отсчета.