SU1260973A1 - Устройство дл определени момента разладки случайных процессов - Google Patents
Устройство дл определени момента разладки случайных процессов Download PDFInfo
- Publication number
- SU1260973A1 SU1260973A1 SU853869807A SU3869807A SU1260973A1 SU 1260973 A1 SU1260973 A1 SU 1260973A1 SU 853869807 A SU853869807 A SU 853869807A SU 3869807 A SU3869807 A SU 3869807A SU 1260973 A1 SU1260973 A1 SU 1260973A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- inputs
- synchronization
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к специализированным средствам вычислительной техники и может быть использовано дл аппаратурного анализа случайных процессов в системах сбора и обработки информации. Цель изобретени - расширение функциональных возможностей за счет определени момента разладки дл многомерных случайных процессов . Дл этого в устройство введены ш блоков сортировки, k квадраторов , k реверсивных счетчиков, дешифратор и блок управлени . Устройство позвол ет перейти к исследованию реализаций многомерных случайных процессов , согласованно учитыва инфор- машло об изменении веро тностных характеристик , содержащихс в поведении отдельных компонент, определ ть более широкий класс моментов разладки , в частности, не про вл ющихс в поведении первых моментных функций (среднего, дисперсии и др.) входных процессов. 6 ил,. 1 табл. о (Л
Description
i1
Изобретение относитс к специализированным средствам вычислительной техники и может бытг использовано дл аппаратурного анализа случайньос процессов в системах сбора и обработки информатщи.
Цель изобретени - расширение функциональных возможностей путем определени момента разладки дл многомерных случайных процессов.
В устройстве на выходе сумматора определ ютс текущие значени индикаторной функции
К,1
...ii (: -5
еТ e:7i е,,„.,г„ Е
Cil V Z
где . ..-av
разбиение оси значений i-й копоненты npoi;ec- са;
п , Г m m An n - йр-ап (X,,xap Эр
П - Ь I Vl Cln-l
непересекающиес области фазового пространства
k(k, + 1 )х.. .x(km+l) - общее число таких областейi r ,5L р количество попаданий в область А р Р
t-, ... jCoi
значений процесса, наблюдаемых соответственно в левой () и правой (ifrj i+L-1)част х скольз щего окна шириной с центром в точке i ,
Этим обеспечиваетс последовательный анализ различи многомерньпс эмпирических распределений исследуемого проце,сса. Моменту разладки соответствует положение максимума в последовательности S;. Дл исключени случайных колебаний в р ду S; его значени сгла ;иваютс и затем принимаетс решение о наличии экстремума .
На фиг, 1 представлена функц го- нальна схема устройства, на фиг, 2 схема блока управлени -, на фиг, 3 - схема преобразовател кода,- на фиг, 4 - схема шифратораj на фиг„ 5 схема интерпол тораj на фиг. 6 - схема блока определени экстремума,
Устройство дл определени момента разладки содержит сумматор 1, интерпол тор 2, блок 3 определени экстремума, m блоков сортировки 4, информационные входы 5 устройства, д дешифратор 6, k квадраторов 7, k реверсивных счетчиков 8, блок 9 управ609732
лени , управл ющие св зи 10-13, выхор 14 устройства.
Блок 4 состоит из входного регистра 15, мультиплексора 16, шифратора
5 17, регистра 18, группы компараторов 19 и св зей 20, 12 и Z1,
Блок 9 управлени содержит генератор 22 импульсов, счетчики 23 и 24 по модулю R, счетчик 25 адреса,
0 счетчик 26 по модулю L, триггеры 27- 29, элемент ИЛИ 30, элементы И 31-33, одновибратор ЗА, элементы 35-39 задержки и вход 40 начальной установки.
Дешифратор кода состоит из pets гистра 41, группы из {т-1) умножителей 42, сумматора 43 и дешифратора 44«.
Шифратор 17 содержит инверторы 45 и 46, элементы И-НЕ 47-49 и элемент
20 ИЛИ-НЕ 50. .
Интерпол тор 2 образуют регистр 51, сумматор 52 и делитель 53 на три. Блок определени экстремума 3 содержит регистр 54, компаратор 55,
25 двоичный счетчик 56 и регистр 57.
Устройство работает следующим образом .
Перед началом работы на вход 40 начальной установки блока 9 управле3Q ни подаетс импульс высокого уров- н , под действием которого счетчики 23-26 и триггеры 27-29 устанавливаютс в нулевое состо ние.На инверс-- ном выходе триггера 27 устанавливаетс высокий уровень напр жени и
5 импульсы с выхода генератора 22 через элемент И 32 поступают на С-вхо- ды входных регистров 15 блоков 4 сортировки. По этим сигналам происходит заполнение регистров 15 от- . счетами входного процесса, поступающими на входы устройства 5, После того в как генератор 22 сформирует R импульсов, на выходе счетчика 23 по вл етс высокий уровень, который
переводит триггер 27 в единичное
состо ние,. При этом прекращаетс поступление импульсов на выход элемента И 32, а на выходе элемента И 31 по вл ютс импульсы, которые посту50 пают на С-входы счетчиков 24 и 26 и через элемент И 33 на С-вход счетчика 25 и входы элементов 35 и 36 задержки, С каждым импульсом, поступающим на С-вход, счетчик 25 адре55 са формирует очередной адрес дл мультиплексоров 16 блоков ,4, в результате чего на первые входы компараторов 19 поочередно поступают от40
счеты, записанные в регистрах 15, Элемент 35 задержки с беспечивает прохождение импульсов на управл ющие входы компараторов 19 с задержкой, необходимой дл срабатывани мультиплексоров 16, выбирающих из регистров 15 очередные значени . Компараторы 19 сравнивают отсчеты компонент процесса, поступающие на их первые входы, с границами интервалов а - , предварительно записанными в регистрах 18. Таким образом, код на выходах компараторов 19 1-го блока 4 соответствует положению текущего отсчета i-й компоненты входного процес- 5 8. На С-входы реверсивных счетчиков
са на числовой оси. Шифратор 17 i-ro блока 4 преобразует поступающий на его входы код в двоичный согласно следующей таблице истинности.
20
Прим е
н и е: kj хран щихс
1
количе- в регист
целое число
ч г 1
ство границ ag. ре 18j Р; - минимальное удовлетвор ющее соотношению (k; + (таблица соответствует случаю равен- ства)..
Пример реализации таблицы истинности дл , Pj 3 приведен на фиг. 4.
- Коды с шифраторов 17 блоков 4 по- ступают на дешифратор 6, который каждой комбинации двоичных кодов ,...,щ ставит в соответствие номер области Ag,,.. g в виде вьщачи разрешающего сигнала на один из ре- версивных счетчиков 8, число которых k(k4+1)x...x() равно общему количеству таких областей.
Выходной сигнал дешифратором 6 формируетс следующим образом.
На первый вход сумматора 43 пос.ту пает код Е, с выхода первого блока 4, на BxojG bi с по w -и поступают
260473, 4
значени ,...,f умноженные на содержийое соответствующих чеек ре- f гистра 41, в котором хран тс значени (k,+l),(l,+l)(),...,(ki+l) (kj+1 )х.. .x(k,,+ 1) . На вход дешифратора 44 поступает двоичный код, отвечающий значению b(,lj ,...,,) ,) + -.- + тЛ fk; + l), однозначно определ ющй й область Ag j . 10 которой принадлежит текущий отсчет многомерного входного процесса. На соответствующем выходе дешифратора 44 по вл етс сигнал разрешающий работу своего реверсивного счетчика
8 поступают сигналы с выхода элемента 36 задержки, который задерживает импульсы на врем , необходимое дл срабатывани компараторов 19, шифраторов 17 и дешифратора 6.
25
30
5
0
5 0
5
Таким образом, дл каждого многомерного отсчета, хран щегос в регистрах 15, измен етс содержимое одного из реверсивных счетчиков 8, причем дл отсчетов, соответствующих левой части окна, содержимое счетчиков увеличиваетс на единицу, а дл правой части - уменьшаетс на единицу. Это достигаетс тем, что после поступлени L-ro импульса на вход счетчика 26 триггер 29 устанавливаетс в единичное состо ние, измен сигнал на входах ±1 реверсивных счетчиков 8. После того, как на вход счетчика 24 поступает R-й импульс , триггер 28 устанавливаетс в единичное состо ние, дальнейшее прохождение импульсов на выход элемента И 33 прекращаетс (нее R отсчетов в регистрах 15 перебраны) и на выходы одновибратора 34 формируетс импульс, разрешающий сумматору 1 произвести сложение квадратов содержимых реверсивных счетчиков 8 и получить на выходе величину S;. Элемент 37 задержки обеспечивает сра- батьшание сумматора 1 после завершени переходных процессов в устрой-, стве и по влени на выходах квадраторов 7 окончательных значений. С выхода элемента 39 задержки на второй вход интерпол тора 2 поступает импульс, разрешающий прием информа- ции с выхода сумматора 1. На выходе элемента задерзЬси 38 формируетс импульс , разрешающий работу блока 3 определени экстремума.
Предустановка блока 9 управлени дл организации записи очередного отсчета и анализа обновленной выборки .производитс импульсом, поступающт-гм с выхода одновибратора 34 на }зход счетчика 23 и второй вход элемента ИЛИ 30, в результате чего счетчик 23 устанавливаетс в единичное, а счетчики 24-26 и триггеры 29-27 - в нулевое состо ни . Первый импульс с выхода генератора 22 вызывает по вление на выходе счетчика 23 импульса высокого уровн . Следовательно, описанный выше цикл работы устройства повтор етс вновь с тем отличием, что в регистры 15 записываетс один новый отсчет входного процесса (происходит сдвиг скольз щего окна). Импульсы , обеспечивающие сдвиг регистра 15s поступают также на R -входы реверсивных счетчиков 8, вызыва их обнуление перед каждым новым циклом.
Интерпол тор 2 обеспечивает сглаживание значений S- . На фиг. 5 приведен пример реализации простейшего осреднени по трем точкам. Сумматор 52 выдает через делитель 53 на выход интерпол тора 2 текущее среднее значение S; , поступающее в регистр 5
Компаратор 55 блока 3 определени экстремума сравнивает каждое новое значение, поступающее на первый вход блока, с содержимым регистра 54, где хранитс максимальное из предыдущих значений входного р да. Б случае регистрации экстремума по сигналу компаратора 55 в регистр 54 заноситс новое значение, а в регистр 57 содержимое счетчика 56, осуществл ющего подсчет числа обработанных входных значений. В результате в регистре 57 записываетс пор дковый номер максимального значени в сглаженной последовательности S; , соответствующее моменту разладки входного процесса .
Claims (1)
1. Устройство дл определени момента разладки случайных процессо}3, содержащее сумматор, интерпол тор, блок определени экстремума, информационный вход которого соединен с выходом интерпол тора, информационный вход которого подключен к выходу сумматора, отличающее, с
260973S
тем, что, с целью расширени функциональных возможностей путем определени момента разладки дл многомерных случайных процессов, в него 5 введены m блоков сортировки, k квадраторов , k реверсивных счетчиков, дешифратор, блок управлени , содержащий счетчик адреса, одновибратор, счетчик по модулю L, счетчики по мо 0 дулю R, триггеры, элементы И, -элементы задержки, элемент ИЛИ, генератор .импульсов, выход которого соединен с первыми входами первого и второго элементов И и входом синхрони15 зации первого счетчика по модулю R, выход которого подключен к входу установки в единицу первого триггера, инверсный и пр мой выходы которого соединены соответственно с вторым
20 входом первого .элемента И и вторым входом второго элемента И, выход которого подключен к входам синхрониз - ц ц второго счетчика по модулю R, счетчика по модулю L и первому входу
25 третьего элемента И, второй вход которого объединен с инверсным входом одновибратора и соединен с инверсным выходом второго триггера, вход установки в ноль которого объединен с входами установки в ноль первого и третьего триггеров, второго счетчика по модулю R, счетчика по модулю L, счетчика адреса и подключен к выходу элемента ИЛИ, первый вход которого объединен с входом установки в ноль первого счетчика по модулю R и вл етс входом начальной установки устройства , входы первого и второго элементов задержки объединены с входом синхронизации счетчика адреса и соединены с выходом третьего элемента И, входы третьего, четвертого, ; п того элементов задержки, вход установки в единицу первого счетчика по модулю R и второй вход элемента ИЛИ объединены и подключены к выходу одновибратора, выходы второго счетчика по модулю R и счетчика по модулю L соединены соответственно с входами установки в единицу второго и третьего триггеровS выход первого элемента И подключен к входу синхронизации блока сортировки, (), так- товьй вход которого соединен с выходом первого элемента задержкиj вход, второго элемента задержки подклйчен к входам синхронизации реверсивных счетчиков, выходы управлени реверсом которых соединены с пр мым выхо 30
35
40
45
50
55
дом третъето триггера, выход счетчика адреса подключен к адресному входу блока селекции отсчетов, выход третьего элемента задержки соединен с входом синхронизации сумматора j-й () информационный вход которого подключен к выходу j-ro квадратора, первый и второй входы которого соединены с выходом j-ro реверсивного
счетчика, вход разрешени счета кото- Q плексора, второй вход j-ro компарарого подключен к j-му выходу дешифратора , i-й вход которого соединен с выходом i-го блока селекции, выходы сброса реверсивных счетчиков подключены к выходу первого элемента И, вход синхронизации интерпол тора подключен к выходу п того элемента задержки, выход четвертого элемента задержки соединен с входом синхронизации блока определени экстремума , выход блока определени экстремума вл етс выходом устройства , информационный вход k - го блока селекции отсчетов вл етс i-м
тора соединен с J-M выходом регистра , вход синхронизации объединен и подключен к тактовому входу блока сортировки, адресный вход которого
15 соединен с адресным входом мультиплексора , j-й информационный вход кот Ьрого подключен к j-му выходу входного регистра, информационный вход которого соединен с информа20 ционным входом блока сортировки, выход шифратора подключен к выходу блока сортировки, вход синхронизации которого соединен с входом синх- понизации второго регистра.
г Wrr-
icTWHi
ш
i
ис .юрь1ацнонным входом устройства.
2, Устройство по п. I, отличающеес тем, что блок сор- тировк и содержит входной регистр, мультиплексор, регистр, k компараторов , шифратор, j-й вход шифратора соединен с выходом j-ro компаратора , первые входы компараторов объединены и подключены к выходу мультитора соединен с J-M выходом регистра , вход синхронизации объединен и подключен к тактовому входу блока сортировки, адресный вход которого
соединен с адресным входом мультиплексора , j-й информационный вход кот Ьрого подключен к j-му выходу входного регистра, информационный вход которого соединен с информационным входом блока сортировки, выход шифратора подключен к выходу блока сортировки, вход синхронизации которого соединен с входом синх- понизации второго регистра.
{)
i3
J.
иг.1
QG
9иг.2
J
4
(PU2.
игЛ
Редактор Л.Пчелинска Техред М.Ходанич
Заказ 5234/51Тираж 671Подписное
ВНИИЛИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д, 4/5
Производственно-полиграфическое предпри тие, г. Ужгород,ул. Проектна , 4
(Риг.5
r-D
57
Фиг.б
Корректор Л.Пилипенко
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853869807A SU1260973A1 (ru) | 1985-03-19 | 1985-03-19 | Устройство дл определени момента разладки случайных процессов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853869807A SU1260973A1 (ru) | 1985-03-19 | 1985-03-19 | Устройство дл определени момента разладки случайных процессов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1260973A1 true SU1260973A1 (ru) | 1986-09-30 |
Family
ID=21167910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853869807A SU1260973A1 (ru) | 1985-03-19 | 1985-03-19 | Устройство дл определени момента разладки случайных процессов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1260973A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2818032C1 (ru) * | 2024-02-20 | 2024-04-23 | Акционерное общество "ОДК-Климов" | Способ и устройство последовательного анализа случайных сигналов |
-
1985
- 1985-03-19 SU SU853869807A patent/SU1260973A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 940176, кл. G Об F 15/36, 1982. Авторское.свидетельство СССР № 881767, кл. G 0§. F 15/36, 1981. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2818032C1 (ru) * | 2024-02-20 | 2024-04-23 | Акционерное общество "ОДК-Климов" | Способ и устройство последовательного анализа случайных сигналов |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1236239A (zh) | 数据传输设备 | |
SU1260973A1 (ru) | Устройство дл определени момента разладки случайных процессов | |
SU1191920A1 (ru) | Устройство дл текущей оценки уровн сигнала | |
SU1231497A1 (ru) | Устройство дл определени положени числа на числовой оси | |
SU468366A1 (ru) | Селектор переодических импульсных последовательностей | |
SU951295A1 (ru) | Устройство дл сравнени чисел | |
RU2078352C1 (ru) | Способ слежения за перемещением протяженного объекта | |
SU1261092A1 (ru) | Способ преобразовани короткого временного интервала и устройство дл его осуществлени | |
SU1720028A1 (ru) | Многоканальный фазометр | |
SU790272A1 (ru) | Цифровой частотный дискриминатор | |
SU1231595A1 (ru) | Цифровой умножитель частоты периодических сигналов | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU1092430A1 (ru) | Цифровой фазометр | |
SU1310802A1 (ru) | Устройство дл сравнени чисел | |
SU1295426A1 (ru) | Устройство дл классификации сигналов объектов | |
SU1270764A1 (ru) | Устройство дл определени выборочной медианы | |
SU896781A1 (ru) | Устройство синхронизации | |
SU1458835A1 (ru) | Устройство допускового контрол частоты | |
SU1305717A1 (ru) | Устройство дл коррел ционной обработки вибросейсмической информации | |
SU736114A1 (ru) | Коммутируемый цифровой коррел тор | |
SU822376A1 (ru) | Реверсивное счетное устройство | |
SU1305738A1 (ru) | Устройство дл счета предметов | |
SU1043666A2 (ru) | Устройство дл ранжировани по частости кодов выборки | |
SU1131034A2 (ru) | Цифровой некогерентный дискриминатор задержки псевдослучайного радиосигнала | |
SU386402A1 (ru) | Автоматический следящий делитель периодов следования импульсных сигналов |