SU736114A1 - Коммутируемый цифровой коррел тор - Google Patents

Description

1

Изобретение относитс  к спецкализиро ванным средствам вычиспитепьной тахни- ки, в частности к области цифровых скс- тем св зи и автоматической обработки данных. Оно может быть использовано при разработке цифровых телеметрически.х систем св зи с использованием дл  сцн- .хронизацки кодов большей длины.

Известен коррел тор на дискретных элементах, позвол ющий получить значение автокоррел ционной функции l. Это устройство содержит схемы задани  значений разр дов кодов, разр дные схемы совпадений (несовпадений), счетчики числа совпадений (несовпадений) разр дов принимаемой кодовой комбинации с заданной кодовой комбинацией (КК). Быстродействуюшие коррел торы, используемые дп  синхронизации кодов большой длины и учитьшаюшие степень искажени  искомой КК, обладают большим аппаратурным объемом, что обусловлено необходимостью проведени  обработки каждой очередной

h-разр дной выборка текущего сигнала (где п- длина КК).

Наиболее близким к изобретению  вл етс  ;коррап ционное устройство, содержащее регистр сдвига, аход которого соединен с входом синхронизации коррел тора , а выходы подключены к аходам дешифратора начального состо ни , многовходовый элемент ИЛИ и Y -каналов, каждый из которых содержит первый счетчик и элемент неравнозначности, первый вход которого соединен с входом коррел тораИ.

Недостатком этого коррел тора  вл етс  наличие П каналов (в каждом канале схема равнозначности, канальный счетчик, канальный дешифратор), зан тых в большинстве случаев избыточным обсчетом выборок текуш.его сигнала, не  вл ющихс  искомой КК,

Целью изобретени   вл етс  упрощение коррел тора.

Достигаетс  это тем, что в коррел тор введены счетчик циклов и в каждый каиал две группы элементов И, триггер. 37 два дешифратора, регистр, элемент задержки , элемент ИЛИ, три элемента И, причем первый вход счетчика циклов сое динен с входом синхронизации корре  то ра, второй - с выходом дешифратора начального состо ни , выходы счетчика циклов подключены соответственно к пер вым входам элементов И первой группы каждого канала и к первой группе соответствующих входов первого дешифратора каждого канала, втора  группа входов ко торого соединена с соответствующими выходами регистра и с входами второго дешифратора, выходы которого подключе ны к первым входам соответствующих элементов И второй группы, вторые входы которых соединены с соответствующи ми вьрсодами регистра сдвига, вькоды элементов И второй группы подключены к соответствующим входам элемента ИЛ выход которого соединен с вторым вхо- дом элемента неравнозначности, вьскод которого соединен с первым входом первого элемента И, выход которого подклю чен к первому входу первого счетчика, второй аход которого соединен с выходом первого дешифратора, с первым входом триггера и с соответствующим входом многоаходового элемента ИЛИ, второй аход триггера соединен с выходом первого счетчика, а третий подключен к выходу второго элемента И, первый выход триггера соединен с вторым аходом первого элемента И, с первым входом третьего элемента И, и свходом элемен та задержки, выход которого подключен к -соответствующим аходам первого дещифратора , второй выход триггера подключен к первому аходу второго элемента И и к вторым входам элементов И первой группы, вторые входы второго и третьего элементов И соединены с аходом синхронизации коррел тора, В этом коррел торе можно вьщелить общую часть, представленную регистром сдвига с эталоном КК, объедин ющим многовходовым элементом ИЛИ, дешифра тором начального состо ни , а также вновь введенным счетчиком цикла, и коммутируемыми каналами обсчета. Такие каналы представл ют собой aJEiTOHOM- но управл емые блоки, производ щие фазирование эталонной КК относит8Л ьно. обрабатываемой выборки текущего сигна ла, вычисление И5шерсной автокоррел ционной функции, регулирование очередности подключени  каналов. Каждый из каналов содержит функционально анало4 гичные прототипу счетчик к элемент неравнозначности , 8 вновь введенные регистр пам ти состо ни  каЕ1ала, первый дешифратор начала эталона КК, второй дешифратор коща обсчета, триггер, первую группу элементов И записи, вторута группу элементов И пропуска, три элемента И, элемент задержки и элемент ИЛИ. На чертеже представлена схема предлагаемого коммутируемого цифрового коррел тора. Устройство содержит регистр сдвига 1 с дешифратором 2 начального состо ни , счетчик 3 цикла (к-разр дный-Ъчетчик емкостью m ), многовходовой { hiвходов ) элемент ИЛИ 4 { Ж - число каналов обсчета в коррел торе) В состав коррел тора вход т также m кана обсчета, каждый из которых содержит разр дный регистр 5 пам ти состо ни  канала, первую группу элементов И 6 (К-элементов) записи, дешифратор 7 начала эталона КК,. представл ющий собой совокупность И к входовых элементов , И, дешифратор 8 конца обсчета, представл ющий собой совокупность к - двухвходовых элементов И, элеме-лт И 9 пропуска п - входовый элемвЕп- ИЛИ 10, элемент неравнозначности 11, элемент И 12 обсчета, счетчик 13 (пороговый, емкостью е, где е - число допустимых искажений в искомых КК), триггер 14 управлени  каналом, элемент И 15 блокировки, элемент И 16 прохода, элемент 17 задержки (врем  задержки 1 тактов текущего сигнала). Вход кольцевого регистра сдвига 1, счетчика цикла 3, а также первые входы элементов И 15 и И 16 первого из каналов обсчета коррел тора св заны с входом 18 синхронизации коррап тора, синхронного с текушлм сигьалом, П -разр5здных выходов кольцевого регистра сдвига 1 заведены на дешифратор 2. начального состо ни , а также на первые входы соответствующих элементов И пропуска 9 каждого канала обсчета, на вторые входы которых поступает сигнал от дешифратора 7 начала эталона КК, Выход дешифратора начального состо ни  2 св зан с установочным аходом счетчика циклов 3, Выходы к - разр дов счетчика цикла 3 заведены на первую группу входов дешифратора 8 конца обсчета и на первые аходь соответствующи.х элементов И 6 записи каждого канала обсчета , на вторые входы которых поступает

573

сигнал от триггера .14 управлени  каналом . Этот же сигнал поступает на второй вход элемента И 15 блокировки. Разр дные выходы регистра 5 пам ти состо ни  канала заведены на дешифра- тор 7 начала эталона КК к на вторую группу входов дешифратора 8 конца обсчета . Выходы элементов И пропуска заведены на элемент ИЛИ, выход которого св зан с вторым входом элемента нерав- нозначности 11, На первый его вход в каждом из каналов поступают по вход ной шике 19 посылки текущего сигнала. Выход элемента, неравнозначности 11 св зан с первым входом элемента И 12 обсчета, на второй вход которого заведен сигнал от триггера 14 управлени . Выход элемента И 12 обсчета св зан с входом счетчика 13, выход которого заведен на первый вход триггера 14 управ лени , г.а второй вход которого поступает сигнал ot элемента И 15 блокировки. Выходы триггера 14 управлени  св заны также с вторым входом элемента И 16 прохода, и через элемент задержки 17-с управл ющим входом дешифратора 8 конца обсчета. Выход 2О элемет-а И 16 прохода заведен на первые входы элемента И 15 блокировки и элемента И 16 прохода следующего по структуре схемы коррел тора канала обсчета. Выход д&шифратора 8 конца обсчета св зан с первым входом триггера 14 управлений, с установочным входом счетчика 13, а также с одним из ЦП входов элемента ИЛИ 4, выход 21 которого  вл етс  выходом коррел тора.

Коррел тор работает следутоишм образом . Перед началом работы в кольцевой регистр сдвига 1 записываетс  заданна  КК,котора  впоследствии циркулирует синхронно с частотой текущего сигнала. Состо ние данного регистра 1 считьшает- с  дешифратором 2 начального состо ни , который выдает импульс в тот такт, когда первый разр д эталона КК занимает первый разр д регистра 1. Этот импульс используетс  дл  начальной установки счетчика циклов 3, ПотендиальнЬе состо ние этого счетчика поразр дно считывает с  через элементы И J6 записи в регистры 5 пам ти состо ни  канала. В каждом из каналов обсчета на элементы И 6 записи поступают потенциалы сгг тригера , 14 управлени  таким образом, что на работающем канале элементы И 6 блокируютс , а на свободном элементе И 6 записи транслируют состо ние счет46

чика цикла 3 в регистр 5 пам ти состо ни  канала. Данный регистр св зан с дешифратором 7 начала эталона КК, который на свободном канале с каждым тактом поочбредно смешает разрешающий потенциал на тот элемент И 9 пропуска, на котором ifpKcyTCTByeT первый разр д

Claims (1)

1. эталона КК, полученный с регистра 1. На работающем канале дешифратор 7 фиксирует разрешающий потенциал на период обсчета на том из элемеьгтов И 9 пропуска, на котором в начале работы канала присутствовал первый разр д эталона КК. В работающем канале эталон через открытый элемент И 9, элемент ИЛИ 1О поступает поразр дно, начина  с первого разр да, на элемент неравнозначности 11, на который также посто нно заведен текущий сигнал по шине 19. Элемент 11 выдает счетный импульс при несовпадении разр да эталона КК с посьшкой текущего сигнала. Счетные импульсы через открытый регистр 14 управлени  элемент И 12 обсчета поступают на пороговый счетчик 13. В случае, когда счетчик 13 переполнилс  до истечени  полного периода обсчета ( П тактов), становитс  очевидным , что данна  выборка из текущего сигнала не  вл етс , искомой КК либо это КК, пораженна  искажени ми, число которых превысило допустимый порог е,. При этом опрокидьшаетс  триггер 14 управлени  режимом канала, и пороговый счетчик 13 обнул етс . Опрокидывание триггера 14 в данном случае означает переход канала обсчета в режим свободен . При этом открываютс  элементы И 6 записи, закрываетс  элемент И 12 обсчета, а также блокируетс  дешифратор 8 конца обсчета. Дешифратор 8 выдает импульс, опрокидьшающий триггер 14 управлени  в случае, когда по истечении полного периода обсчета не произошло переполнени  порогового счетчика 13, т.е. выборка из текущего сигнала  вл етс  искомой КК с допустимым числом, искажений либо  вл етс  ее имитацией . Такой импульс дешифратор 8 выдает на Vl +1-ом такте от начала периода обсчета, при этом опрокидьшаетс  триггер 14 управлени ми канал переходит в режим свободен, обнул етс  пороговый счетчик 13, а также через элементы ИЛИ 4 выдаетс  сигнал есть КК по шине 21. При пэраходе канала в режим зан т (период обсчета), что соответствует обратному опрокидьюанию 7 триггера 14, разрешающий потенциал от данного триггера на дйагнфрптор 8 конца обсчЕп-а поступает tjepeo элементы задержки 17, чтобы не заблокир)ват начала периода обсчета, Режим канала обсчета определ етс  состо нием триггера 14 управлени . Этот же триггер совместно с элементами И 15 и И 16 определ ет пор док зан ти  данного канала в р ду из каналов обсчета Зан тие свободного канала происходит от сигнала тактовой частоты, причем посл&зуюткй, по построению схемы коррел тора, канал имеет бапее низкий приоритет, Импульсы тактовой частоты поступают на эае- ЫСенты И 15 и И 16 первого из tri каиапов , ЕСЛИ данный канал зан т, то за- Kpbrtbtfi элемент И 15 блокировки преп тствует воздействию тактового сигНс - ла ia триггер 14 управлени , а открьа- тый элемент И 16 прохода пропуска эт этот сигнал, по шине 2О на последукшие каналы Если данный канал свободэкэ то через открытый элемент И 15 бпокировки тактовьШ импульс опрокидывает триггер 14 управлени  данным каналом и, в то же врем 5 закрытый элемент И 16 про.хода преп тствуе1 пропуску это го импульса на последующие каналь5, При изменении режима канала со боден на зан тна создаютс  услови  дл  обсчета очередной выборки текуи..его сигнала следующим свободным каналоки Сокращение аппаратурного объема ко рел тора становитс  возмомсным за счет ускорени  процесса обработки выборки (обсчет менеО; чем за Т, тактов дл  большинства случаев) и переключени.  освободившихс  каналов на работу пс вьгборкам текущего кансла, Ус;.к.о- рение обсчета достигаетс  путем вышслени  инверсной автокоррел ционной фушохинв то есть подсчета числа несовпа дений при сравнении эталонной КК и вы- борки текущего сигналЯа и прекра.ш.ени  ооработки данной выборки при превышении числом зафиксированных несовпадени значени  установленного порога допусти мых искажений в искомой КК, При этом можно утверждать что обработанка  вы борка не  вл етс  искомой КК, и уста- новив в исходное состо ние канал обсче. та, выставить его в очередь каналов,, Глотовых Ш1Я обрабатки новьС; выборок т кущего сигнала Условиек- обнаружен   КК в текущем сигнале  вл етс  наличие в коррел торе свободного канала обсч& та дл  каждой вновь поступающей посьшгш. 8 Необходимое число каналов обсчета гп следует рассчитывать исход  из требовааий на на.де/кнос ть синхронизации, задава сь веро тностью пропуска КК, Дл  КК, построенных на основе псевдогиумовой последовательности, число т можно определить иЗ следующей форк-гулы Ж ПРТКК где р заданна  веро тность пропуска КК; необходимое число каналов обсчета; число допустимых искажений в прин той КК; ожидаема  частость по влени  КК в текущем скгнале. Цель, поставленна  в изобретении, достигаетс  схем;ным усложнением каналов обсчетаг куда, в отличие от прототипа, вновь введены регистр состо ни , дешифраторь начала эталона КК и конца обсчета, триггер управлени , элементы И записи, пропуска, блокировки, прохода, обсчета, элемент задержки, объедин ющий элемент ИЛИ- Несмотр  на сокращение емкости порогового счетчика (так как е4, «W) н отсутствие канального дешифратора состо ни  счетчика схема канала обсчета расщирилась. Однако уменьщение числа каналов обсчета с И до hi позвол ет сократить аппаратурный объем коррел тора в целом. Так, например, построение коррел тора прототипа при Ц 20 к е 2 требует около 23О корпусов микрос.хем серии 130 (133,136), Комкгутируемый коррел тор при тех же содерж:ащий 5 кана- е иС,10обсчета , обе надежность печивает ингхронизацин приблизительно и состоит из 180 корпусов MHKfiocxeiA, Положительный от испол1.зовани  коммутируемого цифрового коррел тора увеличиваетс  при применении длинных. КК (л 7 20) S ра лини х с .хорошей помехоза .щищенностью сиг-нала ( е К1 ) и сС о--. Формула изобретени  Комментируемый цифровой коррел тор, содержалщй регистр сдвига вход котор1 го соединен со аходом синхронизации коррел тора а вькоды подключены ко аходам дешифратора начального состо ни , многовходовой элемеш ИЛИ, и П Каналы5 какдьцл из которых содержит первый счэтчик и апомент неравнозначностИв первьШ вход которого соединен со входом коррел тора , с т л и ч а ю ш. и и с   TSMt что с целыо упрошЕни  коррел тора,, в него введены счетчик циклов и в каждый канал: двэ группы И, триггере два дешифратора, регистр, элемент за.дерш1и , элемент ИЛИ, три элемента И. причем первый в.ход счетчика циклов сое ДИН8Н с атсодом синхронизации коррэп то- pas второй с выходом дешифратора начального состо ни , выходы счетчика цик лов подключены соответственно к первьм входам элементов И первой группы, каждого канала и к первой группе соответст вуташих входов первого дешифратора каж-« дого канапа, втора  группа входов которо го соединена с соответствующими выхода ми регистра и с входами второго дешифратора , выходы которого подключены к первым входам соатветствующих элементов И второй группы, вторые входы кот-с- рьк соединены с соответствующими выходами регистра сдвига, выходы элементов И второй группы подключень к соот ветствуюшим входам элемента ИЛИз выход которого соединен с вторым входом элемента неравнозначностиа выход которого соединен с первым аходом нарвого 141О элемент -; ilj вьгход подключен к перпог.;у аходу первого счетчнка5 второй вход которого соединен с выходом первого дошнфр/ггот а, с первым входом триггера и с соответствующим входом многоЕСсодоЗого эл8ме1п:а ИЛИ, второй вход TpHrrsT-pn СООДНН9Н с выходом первого счетчика, а третий подключен к выходу второго элемента И, первый выход трр.ггера соединен с вторым входом первого элемента И с первым входом третьего элеме1 та И и со входом элемента за.иержкИа выход которого подклю чек к соотввтствуюишм входам первого даи;ифратора;, второй выход триггера попкьючэн к первом:/ входу второго элемента И и к вторым входам элементов И порвой группы8 вторые входы . второго и третьего элементов И соединены с входом синхронизации коррел тора . Источники и нформаци.и, попк т) во внимание при экспертизе i Авторское свидетельство СССР NO 463978, кл. G 06 F 15/34, 1972. 2г Авторское свидетельство СССР по заии;:е д 243о821/18 24. 15/34-5 1976 (прототип).