SU1485149A1 - Цифровой фазометр - Google Patents

Description

Изобретение относится к измерительной технике и может найти применение в цифровых фазометрах повышенной точности, а также в высокоточных преобразователях фаза — код для управляющих цифровых вычислительных систем. Цель изобретения — снижение вероятности появления ошибок измерения сдвига фаз при малых отношениях сигнал/шум и высокой для данного времени измерения скорости изменения сдвига фаз. Это достигается тем, что диапазон измерений фазовых сдвигов

разбит на две области 0±90° и 180±90°. Информация о том, в какой области находились фазовые сдвиги за несколько периодов входного сигнала перед началом измерения, содержится в регистре 16. Ноль в разряде регистра 1.6 соответствует области 0±90°, единица — области 180±90°. Значения разрядов регистра 16 с определенными весами обрабатываются в постоянном запоминающем устройстве 17, в результате определяется область, в которой следует ожидать фазовый сдвиг в момент измерения. Кроме того, фазометр содержит формирователи" 1, 2, 7—10 импульсов, усилители — ограничители 3, 5 компараторы 4, 6 сдвиговый регистр 11, умножитель 12 частоты, управляемые инверторы 13—15 инвертор 18, триггеры 19—21, ключи 22—24, генератор 25 тактовых импульсов, генератор 26^ формирователь 27 последовательности тактовых импульсов, блок 28 синхронизации, элемент ИЛИ 29, счетчик 30, выходной регистр 31. 3 ил.

1485149

3

Изобретение относится к измерительной технике и может найти применение в цифровых фазометрах повышенной точности, а также в высокоточных преобразователях фаза код для управляющих цифровых вычислительных систем.

Цель изобретения — снижение вероятности появления ошибок измерения сдвига (раз при малых соотношениях сигнал/шум и высокой для данного времени измерения скорости изменения сдвига фаз.

На фиг. 1 приведена блок-схема фазометра; на фиг. 2 — электрическая схема блока синхронизации; на фиг. 3 — временная диаграмма работы- блока синхронизации.

Цифровой фазометр (фиг. 1) содержит первый 1 и второй 2 формирователи импульсов, причем первый формирователь 1 состоит из последовательно соединенных усилителя-ограничителя 3 и компаратора 4, второй формирователь 2 —, из усилителяограничителя 5 и компаратора 6, третий 7, четвертый 8, пятый 9 и шестой 10 формирователи импульсов, первый сдвиговый регистр 11, умножитель 12 частоты, первый 13, второй 14 и третий 15 управляемые инверторы, второй сдвиговый регистр 16 на К разрядов, постоянное запоминающее устройство 17, инвертор 18, первый 19, второй 20 и третий 21 триггеры, первый 22, второй 23 и третий 24 ключи, генератор 25 тактовых импульсов, состоящий из последовательно соединенных генератора 26 и формирователя 27 последовательностей тактовых импульсов, блок 28 синхронизации, элемент ИЛИ 29, счетчик 30 последовательного счета и выходной регистр 31.

Выход формирователя 1 подключен к входу управляемого инвертора 13, выход которого подключен к входам формирователей 7 и 8. Выход формирователя 2 подключен к входам формирователей 9 и 10, входу последовательной записи регистра 11 и входу умножителя 12 частоты, выход которого подключен к тактовому входу регистра 11, выход которого подключен к входу управляющего инвертора 15. Выход инвертора 15 подключен к входу последовательной записи сдвигового регистра 16, тактовый вход которого подключен к выходу формирователя 7 и входу триггера 19.

Параллельные выходы регистра 16 подключены к входам постоянного запоминающего устройства 17, выход которого подключен к первому входу триггера 21. Выход триггера 21 подключен к управляющим входам управляемых инверторов 13—15, а его вход подключен к выходу ключа 24 и третьему входу блока 28 синхронизации. Первый выход блока 28 подключен к входу инвертора 18, выход которого подключен к первому входу ключа 24 и первым входам ключей 22 и 23.

Выход формирователя 8 подключен к первому входу триггера 20 и к управляющему входу ключа 24, выход формирователя 9 — к второму входу триггера 20 и первому входу блока 28, выход формирователя 10 — к второму входу триггера 19, выход которого подключен к второму входу ключа 22, третий вход которого подключен к первому выходу формирователя 27, второй выход которого подключен к второму входу ключа 23. Третий вход ключа 23 подключен к выходу триггера 20. Выход генератора 26 подключен к входу формирователя 27 и второму входу блока 28. Входы элемента ИЛИ 29 подключены к выходам ключей 22 и 23, а его выход подключен к счетному входу счетчика 30, вход сброса которого подключен к третьему выходу блока 28.

Выходы разрядов с (т—п+1)-го по (п—1)-й счетчика 30 подключены к входам с первого по (п—1)-й регистра 31.

Выход разряда т счетчика 30 подключен к входу управляемого инвертора 14, выход которого подключен к разряду η регистра 31. Второй выход блока 28 подключен к входу записи регистра 31.

Блок 28 синхронизации (фиг. 2) содержит триггеры 32 и 33, тактовые входы которых являются соответственно третьим и первым входами блока синхронизации, а входы сброса подключены к выходу элемента ИЛИ 34, выход триггера 32 соединен с ϋ-входом триггера 33, прямой выход которого соединен с первым входом элемента И 35, а инверсный выход соединен с входом сброса счетчика 36 и является третьим выходом блока 28 синхронизации. Тактовый вход счетчика 36 является вторым входом блока 28 синхронизации, первый и второй выходы счетчика 36 соединены соответственно с первыми входами элементов И 37 и 38, вторые входы которых соединены с третьим выходом счетчика 36 и через инвертор 39 с вторым входом элемента И 35, выход которого является первым выходом блока 28 синхронизации. Выход элемента И 37 является вторым выходом блока 28 синхронизации, а выход элемента И 38 соединен с первым входом элемента ИЛИ 34, второй вход которого является входом «Работа/останов» блока 28 синхронизации.

Цифровой фазометр является двухполупериодным с постоянным временем измерения и работает следующим образом.

Синусоидальные или прямоугольные напряжения XI и Х2 подаются на первую и вторую входные шины, причем напряжение Х2 является опорным. Входные сигналы, пройдя через первый и второй усилители-ограничители 3 и 5, усиливаются и симметрично·ограничиваются по амплитуде. С помощью первого 4 и второго 6

1485149

компараторов происходит преобразование входных сигналов в напряжение прямоугольной формы с уровнями, совместимыми с используемой серией микросхем.

Полный диапазон значений измеряемого сдвига фаз ср_Л разбивается на две области: 0±90^а и 180+90*.

Определение области, в которую попадает начальное значение сдвига фаз, происходит по содержимому второго сдвигового регистра 16, на вход последовательной записи которого с первого сдвигового регистра 11 через управляемый инвертор 15 подается опорный сигнал, сдвиговый на 1/4 периода, а на тактовый вход поступают импульсы с третьего формирователя 7 импульсов. Второй сдвиговый регистр 16 постоянно содержит в себе информацию о попадании сдвига фаз в первую или вторую области за последние К периодов входных сигналов. Логический «0» в младшем разряде второго сдвигового регистра 16 означает, что в последнем периоде входных сигналов сдвиг фаз соответствовал первой области (0+90°). Наличие в разряде логической «1» соответствует второй области (180+90°). Второй разряд сдвигового регистра 16 отражает ситуацию в предыдущем периоде входных сигналов и т. д.

Принятие решения о проведении измерения в той или иной области осуществляется в соответствии с таблицей, хранящейся в постоянном запоминающем устройстве 17, адресные входы которого соединены с соответствующими разрядами второго сдвигового регистра 16. При составлении таблицы для программирования постоянного запоминающего устройства 17 необходимо, чтобы младшие разряды второго сдвигового регистра 16, содержащие информацию о последних периодах входных сигналов, были учтены с большим весом. Далее вычисляется сумма весов разрядов, содержащих логический ноль, Σ_ο и сумма весов разрядов, содержащих логическую единицу, Σι. Если Σο δ;Σι, то на выходе постоянного запоминающего устройства формируется логический «0» и измерение происходит в первой области, если Σο <Σι, то формируется логическая «1» и измерение происходит во второй области.

Опрос постоянного запоминающего устройства 17 производится непосредственно перед измерением. Первое измерение следует начинать только, после заполнения рабочей информацией всех разрядов второго сдвигового регистра 16, для чего на входы фазометра должны поступить К периодов входных сигналов. Результат опроса постоянного запоминающего устройства 17 записывается в третий триггер 21. импульсами с четвертого формирователя 8 импульсов, пропущенными через третий ключ 24. На время измерения ключ 24 блокируется через инвертор 18 блоком 28 синхронизации.

Таким образом, в процессе измерения содержимое третьего триггера 21 остается неизменным.

Если начальный сдвиг фаз находится в первой области, сигнал XI во время измерения пропускается через первый управляемый инвертор 13 без инверсии и попадает на входы формирователей 7 и 8 импульсов. Сигнал Х2 поступает на' входы формирователей 9 и 10 импульсов. Формирователи 8 и 9 импульсов вырабатывают короткие импульсы по передним фронтам сигналов XI и Х2, а формирователи 8 и 10 импульсов — по задним фронтам. Первый и второй триггеры 19 и 20 формируют фазовые интервалы и управляют соответственно первым 22 и вторым 23 ключами, которые в это время разблокированы. На вторые входы первого 22 и второго 23 ключей с генератора 25 тактовых импульсов поступают последовательности счетных импульсов, сдвинутые по фазе на 180“ друг относительно друга. Пропущенные первым 22 и вторым 23 ключами счетные импульсы попадают на элемент ИЛИ 29 и далее на счетный вход счетчика 30.

По окончании измерения блок 28 синхронизации блокирует первый 22 и второй 23 ключи, одновременно открывая третий ключ 24 для прохождения импульсов опроса постоянного запоминающего устройства 17, и вырабатывает строб записи содержимого счетчика 30 в выходной регистр 31. Если φ_χ находится в первой области, то старший разряд выходного кода Ν_χ передается через второй управляемый инвертор 14 без инверсии.

После опроса постоянного запоминающего устройства 17 начинается следующий цикл измерения по переднему фронту опорного сигнала. При этом, если φ_χ находится во второй области, сигнал XI инвертируется первым управляемым инвертором 13, что эквивалентно внесению дополнительного фазового сдвига в 180°. Для компенсации внесенного фазового сдвига старший разряд кода Ν* инвертируется вторым управляемым инвертором 14.

Блок 28 синхронизации работает следующим образом(фиг. 2 и 3).

Перед началом работы (на входе «Работа/останов» — логическая «1») триггеры 32 и 33 и счетчики 30 и 36 находятся в обнуленном состоянии. После появления на входе «Работа/останов» нулевого уровня первым же импульсом записи результата опроса постоянного запоминающего устройства 17 в третий триггер 21, поступившим на третий вход блока 28 синхронизации, взводится триггер 32, снимающий блокировку триггера 33. По переднему фронту опорного сигнала импульсом с формирователя 9 импульсов, поступившим на первый вход блока 28 синхронизации,

7

1485149

8

триггер 33 взводится, тем самым снимая сигнал сброса (Вых. 3, фиг. 3) со счетчиков 30 и 36 и через элемент И 35 разблокируя первый 22 и второй 23 ключи. Начинается интервал измерения (Вых. 1, фиг. 3), который заканчивается с появлением логической «1» в старшем задействованном разряде счетчика 36, при этом через инвертор 39 и элемент И 35 (вых. 1) блокируются первый 22 и второй 23 ключи и разрешается прохождение сигналов через элементы И 37 и 38. Сигнал с вы хода элемента И 37 (вых. 2) осуществляет перезапись содержимого счетчика 30 в выходной регистр 31. Сигнал с выхода элемента И 38 через элемент ИЛИ 34 обнуляет триггеры 32 и 33 и счетчики 30 и 36.

Фазовая характеристика цифрового фазометра непрерывна в пределах от —180 до +180°, причем значению %= —180° соответствует значение кода N„=0, а значение ср,= +180° — значение кода Ы*=Ы»макс.

Таким образом, снижение вероятности возникновения грубых ошибок измерения сдвига фаз при малых соотношениях сигнал/шум и существенной для данного времени измерения динамике изменения фазового сдвига достигается более точным определением области, в которую попадает начальный сдвиг фаз, что позволяет при любых его значениях проводить измерение вблизи середины линейного участка фазовой характеристики. Кроме того, за счет непрерывного определения области начального сдвига фаз сокращается рабочий цикл фазометра и упрощается его устройство управления.

Claims (1)

1. <claim-text>Формула изобретения</claim-text> <claim-text>Цифровой фазометр, содержащий генератор тактовых импульсов, блок синхронизации, счетчик, выходной регистр, два ключа, три триггера, сдвиговый регистр, умножитель частоты, два управляемых инвертора, шесть формирователей импульсов, элемент ИЛИ и инвертор, причем входы первого и второго формирователей импульсов подключены соответственно к первой и второй входным шинам фазометра, выход первого формирователя импульсов подключен к первому входу первого управляемого инвертора, выход второго формирователя импульсов подключен к входам пятого и шестого формирователей импульсов, входу последовательной записи сдвигового регистра и через умножитель частоты к тактовому входу сдвигового регистра, выход</claim-text> <claim-text>первого управляемого инвертора через третий и четвертый формирователи импульсов подключен соответственно к первым входам первого и второго триггеров, выходы которых соединены с первыми входами первого и второго ключей, второй вход второго триггера подключен к выходу пятого формирователя импульсов и первому входу блока синхронизации, второй вход которого соединен с первым выходом генератора тактовых импульсов, первый выход блока синхронизации подключен к вторым входам первого и второго ключей, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого подключен к счетному входу счетчика, второй и третий выходы генератора тактовых импульсов соединены соответственно с третьими входами первого и второго ключей, выходы счетчика с(т—п + 1)-го по (т—1)-й подключены к входам регистра с 1-го по (п—1)-й соответственно, а т-й выход счетчика соединен с первым входом второго управляемого инвертора, выход которого подключен к η-му входу регистра, вход записи которого соединен с вторым выходом блока синхронизации, подключенного третьим выходом к установочному входу счетчика, выход шестого формирователя соединен с вторым входом первого триггера, отличающийся тем, что, с целью снижения вероятности появления ошибок измерения сдвига фаз при малых соотношениях сигнал/шум и высокой для данного времени измерения динамике изменения фазового сдвига, в него дополнительно введены третий ключ, второй сдвиговый регистр на К-разрядов, третий управляемый инвертор, постоянное запоминающее устройство, причем первый выход блока синхронизации через инвертор соединен с первым входом третьего ключа, второй вход которого подключен к выходу четвертого формирователя импульсов, а выход — к первому входу третьего триггера и третьему входу блока синхронизации, выход первого сдвигового регистра через третий управляемый инвертор подключен к входу последовательной записи второго сдвигового регистра, тактовый вход которого соединен с выходом третьего формирователя импульсов, выходы второго сдвигового регистра с 1-го по К-й соединены с соответствующими адресными входами постоянного запоминающего устройства, выход которого подключен к второму входу третьего триггера, соединенного выходом с вторыми входами первого, второго и третьего управляемых инверторов.</claim-text> <claim-text>1485149</claim-text> <claim-text>5χ./ Вых.З Вых.1 βχ.2</claim-text> <claim-text>Фиг. ϊ</claim-text> <claim-text>р!о -_</claim-text> <table border="1"> <tr><td> <claim-text></claim-text></td><td colspan="2"> <claim-text>Фиг.З</claim-text></td></tr> <tr><td> <claim-text></claim-text></td><td>