SU1191842A1 - Цифровой измеритель сдвига фаз - Google Patents

Abstract

ЦИФРОВОЙ ИЗМЕРИТЕЛЬ СДВИГА ФАЗ, содержащий ограничитель сигнала , соединенный двум  выходами с первыми входами двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, эталонный генератор, соединенный с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первыйи второй счетчики, выходы которых соединены с цифровым процессором, генератор импульсов, соединенный через элемент совпадени  со счетными входами первого и второго счетчиков, врем задаювдий блок, вход которого соединен с генератором импульсов, а выходы с входами установки первого и второго счетчиков, с управл ющим вхог дом цифрового процессора и с элементом совпадени , о т л и ч а ющ и и с   тем, что, с целью повышени  точности измерени  сдвига фаз, в него введены первый и второй стробируемые компараторы, информационные входы которых соединены соответSS ственно с выходами перйого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а (Л выходы - с управл ющими входами соответственно первого и второго счетчиков, выход элемента совпадени  соединен с управл ющими входами стробируемых компараторов. . , со 00 4 to

Description

Изобретение относитс  к измерительной технике и может быть исполь зовано дл  измерени  фазового сдвиг с повышенной точностью и помехоустойчивостью сигнала известной часто ты в радионавигационных и радиогеодезических системах. Цель изобретени  - повышение точ ности измерени  фазового сдвига. На чертеже приведена структурна  схема предлагаемого устройства. Устройство содержит последовательно соединенные ограничитель сиг нала 1, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, первый стробируемый компаратор 3, первый счетчик 4, последовательно соединенные эталонный генера тор 5, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6, второй стробируемый компаратор 7, второй счетчик 8, выходы счетчиков 4, 8 соединены с цифровым процессором 9, генератор 10 импульсов соединен с элементом 11. сов падени , выход которого соединен с равл ющими входами стробируемых ком параторов 3 и 7 и со счетными входа ми счетчиков 4,8, врем задаюищй бло 12, выходы которого соединены с вхо дами установки счетчиков 4 и 8, с управл ющим входом цифрового процес сора 9 и с элементом совпадени  11, а вход подключен к генератору 10 импульсов. Устройство работает следующим об разом. Измер емый сигнал, представл ющи смесь полезного сигнала известной частоты и помех, поступает на ограничитель 1, с выхода ограничител  снимаютс  пр моугольные импульсы, которые подаютс  на логические элементы 2 и 6. Эталонньй генератор 5 вырабатьшает два пр моугольных квадратурных колебани , первое коле бание поступает на логический элемент 2, второе, сдвинутое на 90° относительно первого,- на логически элемент 6. Логические элементы 2 и 6 обеспечивают выполнение операций перемножени  сигнала с выхода ограничител  1 с эталонными колебани ми. Импульсные последовательности с выходов логических элементов 2,6 поступают на информационные входы стробируемых компараторов 3 и 7 соответственно , на управл ющие входы компараторов подаетс  сигнал с элемента 11 совпадени . Сигналы с выходов компараторов 3,7 используютс  дл  управлени  режимом работы счетчиков 4 и 8, которые подсчитывают количество импульсов, поступающих от генератора 10 импульсов. Уровни выходного напр жени  стробируемых компараторов 3 и 7 устанавливаютс  в момент воздействи  импульсного сигнала от генератора 10 импульсов на управл ющие входы компараторов 3 и 7 и завис т от уровней сигналов на информационных входах компараторов 3 и 7. При этом амплитуда и длительности выходных сигналов компараторов 3 и 7 стандартизированы , длительность сигналов не может быть меньше периода повторени  импульсов от генератора 10. Выходные сигналы компараторов 3 и 7 жестко зафиксированы по времени относительно счетных импульсов, посту- , пающих на счетчики 4,8 с выхода элемента 11 совпадени .Таким образом, при флуктуации входного сигнала устройства под воздействием помех стандартизаци  по амплитуде и фиксаци  по времени сигналов управлени  режимом работы счетчиков 4 и 8 с помощью стробируемых компараторов 3 и 7 исключает сбои счетчиков 4 и 8 при подсчете импульсов от генератора 10 импульсов. По окончанию измерительного цикла Т, формируемого врем задаюшцм блоком 12, элемент 11 совпадени  закрываетс , коды чисел, накопленные в счетчиках 4 .и 8 за измерительный цикл и пропорциональные соответственно косинусу и синусу измер емого сдвига фаз,- переписываютс  в цифровой процессор 9, счетчики 4,8 затем устанавливаютс  в исходное (нулевое), состо ние, элемент 11 совпадени  открываетс , и цикл измерени  повтор етс . Цифровой процессор 9 вычисл ет функцию арктангенса отношени  измеренных величин и определ ет сдвиг фаз между принимаемым и эта-лонным сигналами. В качестве логических элементов 2 и 6 используютс  элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, которые обеспечивают на выходе сигналы логической 1 при несовпадении пол рностей входных импульсов и сигналы логического О, когда пол рности входных импульсов совпадают.

Счетчики 4 и 8 могут быть реализованы в виде суммирующих счетчиков или в виде реверсивных счетчиков .

. . При использовании реверсивньгх счетчиков 4 и 8 сигналы с выходов стробируемых компараторов 3,7 управл ют режимом счета, т.е. в моменты совпадени  пол рностей входных импульсов логических элементов 2,6 реверсивные счетчики 4,8 работаю на суммирование, при несовпадении - на вычитание.

В случае применени  суммирующих счетчиков 4 и 8 в моменты совпадени  пол рностей входных импульсов логических элементов 2 и 6 счетчики 4 и 8 суммируют импульсы, поступающие от генератора 10, при несовпадении пол рностей входных импульсов - не считают.. Дл  вычислени  фазы сигнала (в цифровом процессоре 9) из результатов , накопленных в суммируюп(их счетчиках 4 и 8, вычитаютс  поправки , равные половине известного количества импульсов генератора 10 за имерительный цикл.

Врем задающий блок 12 обеспечивает формирование длительности цикла измерени , синхронизирует работу счетчиков 4, 8 и цифрового процессора 9.

Таким образом, в предлагаемом устройстве повьшаетс  точность измерени  сдвига фаз при наличии во входном сигнале помех, благодар  исключению сбоев счетчиков, обусловленных совпадени ми по времени многократных пересечений нулевого уровн  смесью сигнал - шум и счетных импульсов, поступающих на счетчики от генератора импульсов. Стробируемые компараторы 3 и 7, счетчики 4 и 8, элемент 11 совпадени , генератор 10 импульсов с указанными св з ми осуществл ют преобразование интервалов времени,выдел емых логическими элементами 2 и 6 в цифровые коды при наличии во.входном сигнале помех.

Claims (1)

1. ЦИФРОВОЙ ИЗМЕРИТЕЛЬ СДВИГА ФАЗ, содержащий ограничитель сигнала, соединенный двумя выходами с первыми входами двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, эталонный генератор, соединенный с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй счетчики, выходы которых соединены с цифровым процессором, генератор импульсов, соединенный через элемент совпадения со счетными входами первого и второго счетчиков, времязадающий блок, вход которого соединен с генератором импульсов, а выходы с входами установки первого и второго счетчиков, с управляющим вхоу дом цифрового процессора и с элементом совпадения, о т л и ч а ющ и й с я тем, что, с целью повышения точности измерения сдвига фаз, в него введены первый и второй стробируемые компараторы, информационные входы которых соединены соответственно с выходами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а выходы - с управляющими входами соответственно первого и второго счетчиков, выход элемента совпадения соединен с управляющими входами стробируемых компараторов. . .

   SU .,,,1191842

   I