SU1485147A1

SU1485147A1 - Устройство для измерения угла фазового сдвига

Info

Publication number: SU1485147A1
Application number: SU874314268A
Authority: SU
Inventors: Boris N Porokhnyavyj; Aleksandr A Lapatskij; Evgenij F Morozov
Original assignee: Proizv Ob Remontu Naladke Ener
Priority date: 1987-07-10
Filing date: 1987-07-10
Publication date: 1989-06-07

Description

Изобретение относится к измерительной технике и может быть использовано в радио- и электротехнических устройствах для измерения сдвига, фаз двух периодических сигналов. Целью изобретения является повышение точности устройства. Цель достигается за счет введения счетчиков 7 и 12 и дешифратора 15. При этом осуществляется синхронизация моментов начала формирования импульсов в группе и начала цикла измерения, в результате чего при усреднении за цикл измерения первый счетчик накапливает целое число групп импульсов, что и приводит к повышению точности измерения угла фазового сдвига. 1 ил.

1485147

>

1485147

4

Изобретение относится к измерительной технике и может быть использовано для измерения сдвига фаз двух периодических сигналов.

Целью изобретения является повышение точности устройства.

На чертеже приведена схема устройствадля измерения фазового сдвига.

Устройство содержит первый 1 и второй 2 формирующие блоки, элемент РАВНОЗНАЧНОСТЬ 3, временной селектор 4, генератор 5 тактовых импульсов, первый 6 и второй 7 счетчики импульсов, первый 8 и второй 9 регистры, блок 10 деления кодов, цифровой индикатор 11, третий счетчик 12 импульсов, фазовый компаратор 13, делитель 14 частоты, дешифратор 15.

Выход первого формирующего блока 1 соединен со счетным входом третьего счетчика 12 импульсов, первым входом элемента РАВНОЗНАЧНОСТЬ 3 и первым входом фазового компаратора 13. Выход второго формирующего блока 2 соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ 3 и вторым входом фазового компаратора 13. Выход элемента РАВНОЗНАЧНОСТЬ 3 соединен с первым входом временного селектора 4, второй вход которого соединен со счетным входом делителя 14 частоты и выходом генератора 5 тактовых импульсов. Выход временного селектора 4 соединен со счетным входом первого счетчика импульсов 6. Выход делителя 14 частоты соединен со счетным входом второго счетчика 7 импульсов. Информационные выходы первого счетчика 6 импульсов соединены с информационными входами первого регистра . 8. Информационные выходы второго счетчика 7 импульсов соединены с информационными входами второго регистра 9. Выходы первого регистра 8 соединены с первой группой входов блока 10 деления кодов. Выходы блока 10 деления кодов соединены с входами цифрового индикатора 11, один из входов которого соединен с выходом фазового компаратора 13.

Информационные выходы третьего счетчика 12 импульсов соединены с входами дешифратора 15, первый выход которого соединен с входами .запрещения счета первого 6 и второго 7 счетчиков импульсов и входами записи первого 8 и второго 9 регистров. Второй выход дешифратора 15 соединен с входами сброса первого 6 и второго 7 счетчиков импульсов.

Устройство работает следующим образом.

На выходе блока 1 из входного напряжения первого сигнала формируется сигнал прямоугольной формы, уровень логической единицы которого совпадает с положительной полуволной входного напряжения., а уровень логического нуля — с отрицательной. На выходе блока 2 из входного напряжения второго сигнала формируется сигнал прямоугольной формы, уровень логической единицы которого также совпадает с положительной полуволной напряжения, а уровень логического нуля — с отрицательной. Сформированные сигналы прямоугольной формы поступают на входы элемента РАВНОЗНАЧНОСТЬ 3.

За один период входного напряжения на выходе элемента 3 формируется сигнал, состоящий из двух пауз длительностью 1„ каждая и двух импульсов длительностью /„ каждый; Длительность паузы („ пропорциональна углу фазового сдвига φ между входными сигналами. В течение паузы сигнал на выходе элемента 3 равен логическому нулю и разрешает прохождение импульсов от генератора 5 через временной селектор 4, в качестве которого может быть использован элемент ИЛИ. Сигнал с выхода временного селектора 4 поступает на счетный вход первого счетчика 6. Так как длительность паузы пропорциональна углу фазового сдвиг.а

где Т — период входного сигнала,

то количество /VI импульсов, подсчитанных счетчиком б за один период входного напряжения, определяется выражением

где Е — частота импульсов с генератора 5. С момента начала цикла измерения подсчет импульсов с генератора, 5 осуществляется также вторым счетчиком 7. Количество А 2 импульсов, подсчитанных счетчиком 7, определяется выражением

где т — коэффициент деления делителя 14 частоты.

Счет импульсов счетчиками 6 и 7 продолжается в течение цикла измерения, длительность которого определяется коэффициентом счета третьего счетчика 12. По окончании цикла'измерения счет импульсов счетчиками 6 и 7 прекращается, а их содержимое переписывается в регистры 8 и 9.

В следующем периоде входного напряжения дешифратор 15 формирует импульс сбро са счетчиков 6 и 7, по окончании которого начинается новый цикл измерения. Так как на счетный вход счетчика 12 поступает сигнал, фронт которого совпадает с началом периода входного напряжения, то моменты начала и окончания цикла измерения совпадают с моментами начала фор мирования импульсов внутри паузы. Этим обеспечивается целое число групп импульсов, подсчитываемых за цикл измерения счетчиком 6, результатом чего является повышение точности измерения угла фазового сдвига. Блок деления кодов делит число

1485147

6

5

импульсов, подсчитанное счетчиком 6, на чис ло импульсов, подсчитанное счетчиком 7:

/VI _ φ-т Ν2~ 1Ж"

Для коэффициента т= 180 результат деления эквивалентен углу фазового сдвига между входными сигналами.

Таким образом, цифровой индикатор отображает величину и знак угла фазового сдвига между входными сигналами.

Claims

Формула изобретения

Устройство для измерения угла фазового сдвига, содержащее первый и второй 15 формирующие блоки, генератор тактовых импульсов, выход которого соединен с вторым входом временного селектора и входом делителя частоты, счетчик импульсов и цифровой индикатор, отличающееся тем, что, с целью повышения точности, в него введе- 20 ны элемент РАВНОЗНАЧНОСТЬ, второй и третий счетчики импульсов, первый и второй регистры, блок деления кодов, фазовый компаратор и дешифратор, причем выход первого формирующего блока соединен 25 с первым входом элемента РАВНОЗНАЧНОСТЬ, счетным входом третьего счетчика импульсов и первым входом фазового компаратора, выход второго формирующего блока соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ и вторым входом фазового компаратора, выход элемента РАВНОЗНАЧНОСТЬ соединен с первым вхо дом временного селектора, выход временного селектора соединен со счетным входом первого счетчика импульсов, информационные выходы которого соединены с информационными входами первого регистра, выход делителя частоты соединен со счетным входом второго счетчика импульсов, информационные выходы которого соединены с информационными входами второго регистра, выходы первого регистра соединены с первой группой входов блока деления кодов, выходы второго регистра соединены с второй группой входов блока деления кодов, выходы которого соединены с входами цифрового индикатора, один из входов которого соединен с выходом фазового компаратора, информационные выходы третьего счетчика импульсов соединены с входами дешифратора, первый выход которого соединен с входами запрещения счета первого и второго счетчиков импульсов и входами записи первого и второго регистров, второй выход дешифратора соединен с входами сброса первого и второго счетчиков импульсов и делителя частоты.