SU1636828A1

SU1636828A1 - Рециркул ционный измерительный преобразователь врем -код

Info

Publication number: SU1636828A1
Application number: SU884608743A
Authority: SU
Inventors: Александр Вениаминович Потемкин
Original assignee: Уральский политехнический институт им.С.М.Кирова
Priority date: 1988-11-23
Filing date: 1988-11-23
Publication date: 1991-03-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано дл построени измерителей интервалов времени. Целью изобретени вл етс повышение точности преобразовани . Поставленна цель в рециркул ционном измерительном преобразователе врем - код достигаетс тем, что в него введены элементы задержки 9, 10, D-триггер 12, элементы И 13, 14, элементы задержки 15, 16,.коммутатор 17. Кроме того, преобразователь содержит элемент НЕ 1, элемент задержки 2, элемент ИЛИ 3, элемент И 4, элемент задержки 5, элемент ИЛИ 6, реверсивный счетчик 7, формирователь 8 импульсов, элемент ИЛИ 18, элемент 19 задержки, элемент И 20 и элемент 21 задержки. 5 ил.

Description

ё

QS CJ

О

со

го

00

Фиг.1

Изобретение относитс к импульсной технике и может быть использовано дл построени измерителей .интервалов времени .

Целью изобретени вл етс повыше- ние точности преобразовани за счет устранени неоднозначности при формировании импульса ошибки.

. На фиг.1 приведена структурна схема рециркул ционного измерительного преоб- разовател врем - код; на фиг.2 - времен- ные диаграммы работы канала грубых измерений; на фиг.З - 5 - временные диаграммы работы составных частей устройства по преобразованию величины Дт.

Рециркул ционный преобразователь врем - код (фиг.1) содержит элемент НЕ 1, элемент 2 задержки, элемент ИЛИ 3, элемент И 4, элемент 5 задержки, элемент ИЛИ 6, реверсивный счетчик 7 старших разр - дов, формирователь 8 импульсов, элементы 9 и 10 задержки, D-триггеры 11 и 12, элементы-И 13 и 14, элементы 15 и 16 задержки, коммутатор 17, элем.ент ИЛИ 18, элемент 19 задержки, элемент И 20, элемент 21 задер- жки, реверсивный счетчик 22 младших разр дов .

Входна шина соединена с входами сброса и входами управлени реверсивных счетчиков 7 и 22, R-входом D-триггера 12, вторыми входами элемента И 4 и входом элемента НЕ 1, выход которого соединен с D-входом триггера 11, вторыми входами элементов И 13 и 14, через элемент 10 задержки с D-входом триггера 12 и через эле- мент 2 задержки с вторым входом элемента ИЛИ 3. выход которого соединен с первым входом элемента И 14, выход которого через элемент 5 задержки соединен с первыми входами элементов ИЛИ 3 и 6. выход эле- мента ИЛИ 6 соединен со счетным входом реверсивного счетчика 7, выход первого разр да которого через последовательно соединенные формирователь 8 импульсов, элемент 9 задержки соединен с С-входами триггеров 11 и 12, инверсные выходы которых соединены соответственно с первыми входами элементов И 13 и 14, выход элемента И 13 через элемент 15 задержки соединен с адресным входом коммутатора 17, второй информационный вход которого соединен с выходом элемента И 14 и через элемент 16 задержки с первым информационным входом коммутатора 17, выход которого соединен с первым входом элемента ИЛИ 18, выход которого соединен с первым входом элемента И 20 и через элемент 19 задержки с вторым входом элемента И 20, выход которого соединен со счетным входом реверсивного счетчика 22 и через элемент 21 задержки с вторым входом элемента ИЛИ 18, второй вход элемента ИЛИ 6 соединен с выходом реверсивного счетчика 22.

Преобразователь работает следующим образом.

Измер емый импульс положительной пол рности длительностью гх (фиг.2а) поступает на входы установки в О реверсивных счетчиков 7 и 22, D-триггера 12 и через элемент НЕ 1 на вход элемента 2 задержки. Задержанный импульс отрицательной пол рности (фиг.26) через элемент ИЛИ 3 поступает на первый вход элемента И 4, на второй вход которого поступает незадержанный измер емый импульс положительной пол рности с входной шины устройства. На выходе элемента И 4 формируетс положительный импульс длительностью га (врем задержки в элементе 2 задержки), поступающий через элемент 5 задержки на вход элемента ИЛИ 3. Врем задержки в элементе 5 задержки TS выбрано больше TZ , таким образом, импульс длительностью Г2 циркулирует по замкнутому контуру гру- б.ых измерений (элементы ИЛИ 3, И 4, элемент 5 задержки) с периодом TS, определ ющим дискретность грубых измерений (фиг.Зв).

Импульсы циркул ции через элемент ИЛИ 6 поступают на счетный вход датчика 1 старших разр дов. Реверсивные счетчики 7 и 22 работают в режиме суммировани в течение времени гх, а при отсутствии измер емого сигнала гх - в режиме вычитани . Срыв циркул ции в контуре грубых измерений происходит в момент прихода заднего фронта измер емого импульса. За врем тх на реверсивный счетчик 7 поступает число импульсов МСч. на единицу больше целой

части отношени - .

Временный интервал, заключенный между задним фронтом измер емого импульса и передним фронтом последнего задержанного импульса циркул ции с выхода элемента 5 задержки (фиг.Зг), вл етс ошибкой счета Дг . Дл уточнени измерений необходимо из веса младшего разр да счетчика 7 вычесть величину Дг

Тх Г5 (Меч - 1) ь (Г5 - Дг) Г5 NCH - Дг.

Выделение и точное измерение Дг проводитс по фронту последнего импульса контура грубых измерений только в том случае, если сработал младший разр д счетчика 7 (фиг.2д,ж).

Дл повышени точности измерени импульс ошибки увеличиваетс на некоторую фиксированную величину Дг , чтобы

циркул ции в контуре точных измерений (элемент ИЛИ 18, элемент 19 задержки, элемент И 20, элемент 21 задержки) не прекра- тились в случае А г тМИн.д , с этой целью моменты срабатывани счетчика 7 задерживаютс в элементе 9 задержки на величину

Дг Тмин.д(фиг.Зб), где Гмин.д минимально допустима длительность импульса дл используемой элементной базы.

Дл выделени последнего импульса циркул ции контура грубых измерений используетс двухканальна схема. Первый канал содержит D-триггер 11, элемент И 13, элемент 15 задержки, второй канал - D- триггер 12, элемент И 14, элемент 16 задержки .

На фиг.За показан в раст нутом временном масштабе измер емый импульс, на фиг.36 точками отмечены моменты времени k TS и показаны задержанные относительно моментов k rs импульсы с выхода элемента 9 задержки. Исходное состо ние D-триггера 11 единичное, что соответствует уровню логического нул на инверсном выходе (фиг.Зв). Первый импульс циркул ции грубого счета устанавливает на инверсном выходе D-триггера 11 уровень логической единицы, последний импульс переводит триггер 11 в противоположное состо ние (фиг.Зв), так как на информационном входе в, это врем присутствует уровень логической единицы (фиг.За). В результате на выходе элемента И 13 формируетс импульс ошибки (фиг.Зг).

,В случае увеличени длительности измер емого импульса (фиг.4а - в) импульс ошибки уменьшаетс , причем его минимальна длительность равна Az при совпадении измер емого импульса с точкой k TS , При дальнейшем увеличении гх импульс ошибки скачком должен увеличитьс

до величины Аг + Дг , поскольку при прохождении задним фронтом измер емого импульса точки k T5 (фиг.4г - е) по вл етс очередной (k + 1)-й импульс циркул ции и, соответственно, импульс на выходе элемента 9 задержки. Срабатывание D-триггера 11 (фиг.4г, д) может произойти по предпоследнему импульсу с выхода элемента 9 задержки в то врем , как уже по вилс (k + 1)-й импульс.

Дл того, чтобы формирование импульса ошибки проходило по последнему, а не по предпоследнему импульсу, с выхода элемента 9 задержки организован второй канал формировани .импульса ошибки (элемент 10 задержки, D-триггер 12, элемент И 14, элемент 16 задержки). Сигнал на информационном входе D-триггера 12 задержки измен етс относительно измер емого импульса на величину

гю Дт (фиг.56, в). Пунктиром (фиг.5) обозначен задержанный задний фронт измер е- мого импульса на входе D-триггера 12, сплошной линией - измер емый импульс на входе D-триггера 11. Врем задержки в элементе 10 задержки выбрано таким образом, что при совпадении заднего фронта измер - емого импульса с точкой k тв D-триггер 12 не измен ет своего состо ни по k-му импульсу с выхода элемента 9 задержки (фиг. 5г), и сигнал ошибки формируетс только в первом канале на выходе элемента И 13 (фиг.5в). В этом случае второй канал находитс в режиме ожидани последнего импульса , а D-триггер 12 возвращаетс в исходное состо ние следующим измер емым импульсом. На фиг. 5д-з показаны сигналы в точках, соответствующих фиг.5а - г дл случа , когда по вилс (k + 1)-й импульс на выходе элемента 9 задержки, т.е задний фронт измер емого импульса расположен по оси времени дальше точки k TS. Формирование импульса ошибки в первом канале происходит по k-му импульсу (фиг.бж), во втором канале - по (k + 1)-му импульсу (фиг.Бз). Задержки в элементах 15 и 16 задержки выбраны из услови Ti5 П6 т$ . Коммутатор 17 анализирует по адресному входу уровень сигнала второго канала и, если последний находитс в режиме ожидани , то пропускает на выход сигнал первого канала, в противном случае на выход коммутатора 17 поступает сигнал второго канала (фиг.6). На фиг.6а,б показаны ошибки в первом и втором каналах на выходах элементов 15 и 16 задержки соответственно, а пунктиром - сигнал дл режима ожидани дл второго канала. На фиг.бв показан сигнал на выходе коммутатора, который в случае высокого уровн на адресном входе в момент t пропускает на выход сигнал первого канала , в противоположном случае - сигнал второго канала.

Импульс сигнала ошибки с выхода коммутатора 17 поступает на один из выходов элемента ИЛИ 18, с выхода которого непосредственно через элемент 19 задержки поступает на первый и второй входы элемента И 20 соответственно.

На выходе элемента И 20 импульс укорочен на 2 Tig (rig - врем задержки в элементе 19 задержки). С выхода элемента И 20 импульс ошибк поступает на первый вход элемента ИЛИ 18, через элемент 21 задержки и происходит следующий цикл уменьшени его длительности. Импульс циркулирует по замкнутому контуру (эле0

5

0

5

0

5

мент ИЛИ 18, элемент 19 задержки, элемент И 20, элемент 21 задержки) до тех пор, пока его длительность не станет тмин.д , т.е. минимально возможной длительности сигнала дл микросхем примен емой серии. Число лишних циркул ции, обусловленных добавкой А т1 , априорно известно и может быть легко учтено, т.е. длительность импульса ошибки может быть представлена числом циркул ции

(Д Т + Л1) - Гмии.д 2 N Т19 ,

где N - число импульсов, поступивших на счетный вход реверсивного счетчика 22.

По окончании процесса циркул ции в счетчиках старших 7 и младших 22 разр дов записываетс код, пропорциональный измер емому интервалу

Claims

гх Меч Т5 - 2 N Tig . Формула изобретени Рециркул ционный измерительный преобразователь врем - код, содержащий входную шину, четыре элемента задержки, два элемента И, три элемента ИЛИ, реверсивный счетчик старших разр дов, реверсивный счетчик младших разр дов, формирователь импульсов, D-триггер, элемент НЕ, вход которого соединен с входной шиной, управл ющими входами реверсивных счетчиков старших и младших разр дов , с вторым входом первого элемента И, выход которого через второй элемент задержки соединен с первым входом первого элемента ИЛИ, второй вход которого через первый элемент задержки соединен с выходом элемента НЕ, выход первого элемента ИЛИ соединен с первым, входом первого элемента И, счетный вход реверсивного счетчика старших разр дов соединен с выходом второго элемента ИЛИ, первый вход

u(t)l а

б Ь

a

е АК

которого соединен с выходом реверсивного счетчика младших разр дов, счетный вход которого соединен с выходом второго элемента И, первый вход которого через третий

элемент задержки соединен с выходом третьего элемента ИЛИ, отличающий- с тем, что, с целью повышени точности преобразовани , в него введены четыре элемента задержки, два элемента И, коммутатор , второй D-триггер, вход сброса которого соединен с входной шиной, входами сброса реверсивных счетчиков старших и младших разр дов, выход младшего разр да реверсивного счетчика старших разр дов через

последовательно соединенные формирователь импульсов, п тый элемент задержки соединен с тактовыми входами первого и второго триггеров, инверсные выходы кото-1 рых соединены соответственно с первыми

входами третьего и четвертого элементов И, вторые входы которых объединены между собой и соединены с D-входом первого триггера , с выходом элемента НЕ и через шестой элемент задержки с D-входом второго триггера , выход третьего элемента И через седьмой элемент задержки соединен с адресным входом коммутатора, первый информационный вход которого через восьмой элемент задержки соединен с выходом

четвертого элемента И и вторым информационным входом коммутатора, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого через четвертый элемент задержки соединен с выходом второго элемента И, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ.

0

Фиг. 2

им

ЛП ПП

ФигЛ

Фиг.З

Фиг. 5