SU1589403A1 - Устройство подавлени помех - Google Patents
Устройство подавлени помех Download PDFInfo
- Publication number
- SU1589403A1 SU1589403A1 SU884603676A SU4603676A SU1589403A1 SU 1589403 A1 SU1589403 A1 SU 1589403A1 SU 884603676 A SU884603676 A SU 884603676A SU 4603676 A SU4603676 A SU 4603676A SU 1589403 A1 SU1589403 A1 SU 1589403A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- control
- block
- signal
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к радиотехнике и может быть использовано в радиоприемных устройствах, работающих в услови х воздействи мощных нестационарных помех с негауссовским распределением веро тностей мгновенных значений. Цель изобретени - увеличение отношени мощности полезного сигнала к мощности помехи с несимметричным законом распределени плотности веро тности мгновенных значений и неизвестной мощностью. Введенные в устройство счетчик 13, блоки 11, 12 оперативной пам ти, блок 3 стабилизации средней мощности, генератор 1, АЦП 6 и сумматоры 14, 4 позвол ют обеспечить запоминание входной реализации помехи, оценку ее числовых характеристик и вычисление оптимальных уровней процесса на выходе устройства, а также расширить динамический диапазон подавл емых помех. 2 ил.
Description
О1 00 0
Фаг.1
; Изобретение относитс к радиотехijiHKe и может быть использовано в ра- ;}щоприемкьгх устройствах, работающих ф услови х воздействи мощных неста- щонарных помех негауссовским распределением веро тностей мгновенных зна- .
; Цель изобретени - увеличение от- ошени мощности прлезного сигнала 1 мощности помехи с несимметричным laKOHoM распределени плотности веВ
о тности мгновенных значений и неиз
щестной мощностью.
На фиг о 1 представлена структурна электрическа схема устройства годавлени помех; на фиг. 2 - эпюры управл ющих сигналов устройства.
Устройство подавлени помех содер т генератор 1 пилот-сигнала, гене- Р|атор 2 -тактовых импульсов, блок 3 с|табилизации средней мощности, второ С умматор 4, первый аналого-цифровой феобразователь 5, второй аналого- 1:|ифровой преобразователь 6, первый с1четчик 7, первый блок 8 оператив- н|ой пам ти, блок 9 формировани уп- Р|авл ю цих импульсов, первый буферный р|егистр 10, третий блок 1 1 оперативней пам ти, второй блок 12 оперативней пам ти, второй счетчик 13, первы сумматор 14, делитель 15, второй бу- ферньй регистр 16.
Устройство работает следующим об- pjasoM.
В устройстве реализуетс адаптив- нелинейна обработка реализации выходного процесса в п отсчетов по критерию минимума среднего квадрата о|шибки (СКО), выделение детерминированного сигнала S;, наблюдаемого в а|ддитивной смеси с входным процессом к, и кспользуетс представление ам- л литудной характеристики устройства в виде обобщенного полинома
f(x)iв.p(x),
где B-i - параметры настройки амплитудной характеристики устройства;
Р Ч,(х)
I /-1
, f-z. или X
где Z - пороги квантовани входного процесса (в данном случае - равномер кого квантовани ): z,z . .+dz, /32
,К К-1
const.
Система ортогональных функции Ч,(х) обладает следующими свойствами
если Z. i X Z к 1«-1
если x-cz 1ШИ X 9 Z j,
0
5
0
i/ fe(x)(x)0 при kjfv; Cf2(x) ef(x). Ее генератором вл етс обычный аналого-цифровой преобразователь (АЦП) с п уровн ми квантовани на выходе, так как код числа на его выходе соответствует попаданию значени напр жени на его входе в интервал, в котором равна единице только одна функци с номером, равным этому числу, остальные функций на этом интервале, а значит , и при этом входном напр жении, равны нулю. Таким образом, в АЦП значение функции () в i-й отсчет времени с числом k. соответствует номеру выбранного входным напр жением х. интервала.
Оптимальные уровни квантовани В. обеспечивают минимум
cko Cf(x,.+S,.)-SO2
i LiB If (x.+s.)
i bi т
и-удовлетвор ют системе m линейных уравнений вида
(x.-fsV)cf()
V.1
{.1
,.+S,), ,m,
KDTopbte в силу ортогональности функций (f(x) упрощаютс
V,|(x,-bS.)|.SiC(x(+S.), с
k ТТй;
и дают следующее решение и алгоритм адаптации:
В.
a,/Pt,
где а (x.-bS.); р ,.+ +S,), ,m.
Таким образом, оптимальное нелинейное преобразова:ние входного процесса имеет вид
.S,)-,,).
Устройство работает в режимах адаптации , э процессе которого вычисл ютс коэффициенты а Pjt и собственно оптимального нелинейного преобразовани . Так как функции qi,(x) имеют непересекающиес области определени , то расчет аци рц сводитс к определению номера k функции Ч, (х) по отсчету входного процесса, что осуществл ет АЦП, и к сложению содержимого области пам ти с адресом k с сигналом S (при вычислении а) KSIK с единицей (при вычислении р.) . После
перебора входной выборки объема п в соответствукщих област х пам ти будет хранитьс набор коэффициентов а. и р . Таким образом реализуетс вычисление коэффициентов а, и р, по рекуррентным формулам:
,; . Дл осуществлени после этого оптимального нелинейного преобразовани необходимо преобразованную с помощью АЦП в последовательность номеров входную выборку запомнить в отдельной области пам ти, чтобы затем, выбира из этой области соответствующий отсчету входного процесса х. +S . номер .kj, передавать на выход резул ьтат делени , вл ющийс отсчетом выходного оптимально-нелинейно преобразованного процесса. После обработки каждой входной реализации необходимо перед следующей обработкой устройство подавлени помех перевести в исходное состо ние, т.е. обнулить чейки пам ти, отведенные под коэффициенты а и р, что осуществл етс в режиме подготовки.
Управление работой устройства подавлени помех во всех режимах осуществл етс блоком 9. Работу блока 9 и всего устройства иллюстрируют временные диаграммы на фиг. 2.
В режиме адаптации на вход блока 3, вл ющегос входом устройства, поступает процесс х., содержащий полезный сигнал. С выхода блока 3, обеспечивающего деление входного сигнала на его эффективное значение, стабилизированный по средней мощности процесс X . поступает на первый вход сумматора 4, на второй вход которого , а также на вход аналого-цифрового преобразовател 6 подает с выхода генератора 1 пилот-сигнал S,-. Коэффициенты передачи сумматора 4 по первому и второму входам не равны и устанавливаютс такими, чтобы отношение сигнал/помеха на выходе сумматора А не превьш1ало -20 дБ. С вьгхода сумматора 4 полученна смесь пилот158
5(3 55
сигнала и процесса х. поступает на вход аналого-цифрового преобразовател 5. Быстродействие устройства определ етс частотой тактовых импульсов, поступающих с выхода генератора 2 на тактовые входы аналого-цифровых пре- . образователей 5 и 6 и синхронизирующий вход блока 9. Оба аналого-цифровых преобразовател 5 и 6 по сигет . е
1589403
налу на входе Преобразование, поступающему с выхода блока 9 (фигЛа):/ вырабатывают код числа k ., соответст вующий уровню входного напр жени
x.+Sj, устанавливают этот код на своем выходе и сигнализируют об этом активным уровнем на выходе Готовность данных. По сигналу Готовность ных (фиг. 2б), поступающему на вход блока 9, последний формирует импульсы (фиг. 2в, г), поступающие на входы блока 8 и осуществл ющие запись в него установленного на выходе анало15 го-цифрового преобразотел 5 кода k. по адресу i, который определ етс со35
держимым счетчика 7. Разр дность счетчика 7 и емкость блока 8 определ ют объем выборки, который может обраба- 20 тыватьс устройством. Далее блок 9 снимает сигнал (фиг. 2г), оставл активным уровень на входе Выбор кристалла блока 8, и записанньй код k. устанавливаетс на выходе блока 8 и 25 на адресных входах блоков 11 и 12. Количество разр дов адресной шины блоков 11 и 12 равно количеству разр дов шины данных блока 8 и аналого- цифрового преобразовател 5 и опре- 30 дел етс выбранным числом уровней квантовани m в аналого-цифровом преобразователе 5. Далее блок 9 устанавливает на соответствующем вы- ходе сигнал (фиг. 2д), который, поступа на входы Выбор кристалла блоков 11 и 12, осуществл ет считы- вание записанньк в этих блоках кодов К Р соответственно. Код числа а с выхода блока 11 поступает на вход до сумматора 14, на другом входе которого установлен код с выхода аналого- цифрового преобразовател 6, соответ- ствукйций отсчету пилот-сигнала S;, а с выхода блока 12 код числа р поступает на вход счетчика 13, где запоминаетс с приходом на синхронизирующий вход импульса (фиг. 2ж) с блока 9. С выхода сумматора 14 цифровой код суммы содержимого бло- (3 ка 11 с цифровым кодом пипот-сигнапа подаетс на вход буферного регистг . ра 10. Импульс (фиг. 2з), поступа с соответствующего выхода блока 9 на синхронизирующий вход буферного ре- 5 гистра 10, осуществл ет запись в буферный регистр 10 этого кода, а поступа на счетньм вход счетчика 13, - сложение содержимого блока 12 с единицей . Далее по сигналу (фиг. 2е) с
5
сфответствующего выхода блока 9 на в:|соды Запись/считывание блоков 11 иМ2 полученные коды сумм с выходов буферного регистра 10 и счетчика 13 запоминаютс соответственно в блоках li и 12. По окончании указанных действий блок 9 снимает сигналы (фиг.2д, в) с соответствующих выходов и подает н счетный вход счетчика 7 импульс (оиг. 2и)J который устанавливает сле
д:/тощий адрес на адресной шине блока 8 и цикл повтор етс . Так продолжаетс до по влени на выходе Переполнение счетчика 7 соответствующего импульса (фиг. 2к), поступающего на вход блока 9 и свидетельствующего о том, что блок 8 полностью заполнен и содержит оцифрованную входную вы- б(|)рку в смеси с пилот-сигналом (а т|зчнее, последовательность номеров ,k|j, i-1 ,п) , блок 11 - набор коэффи- ьфентов а,J блок 12 набор коэффи- 1фентоБ р, . Импульс (фиг i
2к) на входе блока 9 п греводит устройство в режим Иели- нгйное преобразование, в котором блок 9 устанавливает активный уровен сигнала (фиг.2в), в результате чего из чейки блока 8, адрес i которой. задаетс счетчиком 7, ее содержимое, iT.e k,, поступает на адресные входы блоков 11 и 12. По активному уровню сигнала (фиг. 2д) на выходе блока 9 из блоков 11 и 12 числовые значени крэффициентов соответственно а-. И: Р., номер k; которых задаетс кодом на адресных входах блоков 11 и 1;2, передаютс иа первый и второй , входы делител 15 соответственно. По сигналу (фиго 2м) блока 9 результат делени - коэффициент З..а../
.. .К,1 КI
Р Vi записываетс в буферном регистре 16 и передаетс на выход устройства подавлени помех. После этого блок 9 снимает сигналы (фиг. 2в,д) блоков 8, 11,i 12, вьщает сигнал (фиг, 2и) на счетчик 7 дл установки следующего адреса дл блока В, и цик Повтор етс о Этап нелинейного преоб- Е азовани заканчиваетс с приходом на блок 9 сигнала Переполнение со счетчика 7, который переводит устройство в режим Подготовка.
В этом режимеблок 9 вырабатывает сигнал Начальна установка (фиг.2л), который лоступает с выхода блока 9 на входы установки нул буферного регист- -ра 10 и счетчика 13 и записывает в
них код нул . Далее на входе Выбор кристалла блока 8 устанавливаетс
блоком 9 активный уровень сигнала (фиг. 2в) и на адресных входах блоков 11 и 12 по вл етс код k адреса обнул емой чейки. Сигналами (фиг. 2д и 2е) на соответствуюищх входах блоков 11 и 12 выбранна чейка обнул етс . По окончании действи импульсов (фиг. 2д и 2е) блоком 9 снимаетс один сигнал (фиг. 2в) и подаетс другой (фиг. 2и). Далее цикл обнулени повтор етс дл новой чейки. По вле- ние на входе блока 9 импульса Переполнение со счетчика 7 приводит к прекращению генерации циклов обнулени и переводит устройство из режима подготовки в режим адаптации, на 1ина обработку следующей реализации входного процесса, т.е. процесс работы повтор етс .
Claims (1)
- Формула изобретениУстройство подавлени помех, содержащее генератор тактовых импульсов, блок формировани управл ющих импульсов , вход тактовых импульсов которого соединен с выходом генератора тактовых импульсов, первый буферный регистр, соединенные последовательно делитель и второй буферный регистр, соединен-; ные последовательно первый аналого- цифровой преобразователь и первый блок оперативной пам ти, адресный вход которого соединен с цифровым выходом первого счетчика, отличающеес тем, что, с целью увеличени отношени мощности полезного сигнала к мощности помехи с несимметричным законом распределени плотности веро тности мгновенных зна- чений и неизвестной мощностью, в него , введены второй счетчик, входы начальной установки, счетных импульсов и управлени записью которого соеди- |нены с выходом импульсов начальной установки, первым выходом счетных импульсов и выходом управлени записью второго счетчика блока формировани управл ющих импульсов соответственно, второй блок оперативной пам ти, адресной вход которого соединен с выходом первого блока оперативной, пам ти, вход данных соединен с цифровым выходом второго счетчика, вход Выбор кристалла соединен с первым выходом управлени выбором кристалла блокаформировани управл ющих импульсов, вход управлени записью-считыванием соединен с первым выходом управлени записью-считыванием блока формрфова- ни управл ющих импульсов, а выход соединен с первым входом делител и входом данных второго счетчика, третий блок оперативной пам ти, вход данных которого соединен с выходом первого буферного регистра, адресный вход соединен с выходом первого блока оперативной пам ти, вход Выбор кристалла соединен с первым выходом уп10вл етс входом устройства, и вто сумматор, другой вход которого со нен с выходом генератора пилот-си ла, а выход соединен с сигнальным входом первого аналого-цифрового образовател , вход счетных импуль первого счетчика соединен с вторы выходом счетных импульсов блока ф мировани управл ющих импульсов, выход сигнала переполнени соедин с входом си нала смены режима раб блока формировани управл ющих им пульсов, эыходы сигнала Готовносравлени выбором кристалла блока Фор- ,5 данных первого аналого-цифрового1мировани управл ющих импульсов, вход управлени записью-считьгаанием соединен с первым выходом .управлени записью-считыванием блока формировани управл ющих импульсов, а выход jn соединен с вторым входом делител , соединенные последовате льно генератор пилот-сигнала, второй аналого-цифровой преобразователь, вход тактовых импульсов которого соединен с выходом 25 генератора тактовых импульсов, а вход управлени преобразованием соединен с входом управлени преобразованием первого аналого-цифрового преобразовател и выходом управлени преобра- зо зованием блока формировани управл ющих импульсов, и первый сумматор, другой вход которого соединен с выходом третьего блока оперативной пам ти , а выход соединен с входом данного первого буферного регистра, соединен- ные последовательно блок стабилизации средней мощности, вход которогопреобразовател соединен с входом пускающего импульса блока формиров ни управл ющих импульсов, вход В бор кристалла и вход управлени з писью-считыванием первого блока оп ративной пам ти соединены с вторым выходом управлени выбором кристал и с вторым выходом управлени запи считыванием блока формировани упр л ющих импульсов соответственно, вход управлени записью второго бу ферного регистра, выход которого л етс выходом устройства, соедине с выходом сигнала управлени запис второго буферного регистра блока ф мировани управл ющих импульсов, вход начальной установки и вход сч тывани первого буферного регистра соединены с выходом начальной уста новки и первым выходом счетных импульсов блока формировани управл щих импульсов соответственно.вл етс входом устройства, и второй сумматор, другой вход которого соединен с выходом генератора пилот-сигнала , а выход соединен с сигнальным входом первого аналого-цифрового преобразовател , вход счетных импульсов первого счетчика соединен с вторым выходом счетных импульсов блока формировани управл ющих импульсов, а выход сигнала переполнени соединен с входом си нала смены режима работы блока формировани управл ющих импульсов , эыходы сигнала Готовностьданных первого аналого-цифровогоданных первого аналого-цифровогопреобразовател соединен с входом запускающего импульса блока формировани управл ющих импульсов, вход Выбор кристалла и вход управлени записью-считыванием первого блока оперативной пам ти соединены с вторым выходом управлени выбором кристалла и с вторым выходом управлени записью считыванием блока формировани управл ющих импульсов соответственно, вход управлени записью второго буферного регистра, выход которого вл етс выходом устройства, соединен с выходом сигнала управлени записью второго буферного регистра блока формировани управл ющих импульсов, вход начальной установки и вход считывани первого буферного регистра соединены с выходом начальной установки и первым выходом счетных импульсов блока формировани управл ющих импульсов соответственно.ta «сэ «эп:э oj V ст)- ХГ
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884603676A SU1589403A1 (ru) | 1988-11-09 | 1988-11-09 | Устройство подавлени помех |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884603676A SU1589403A1 (ru) | 1988-11-09 | 1988-11-09 | Устройство подавлени помех |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1589403A1 true SU1589403A1 (ru) | 1990-08-30 |
Family
ID=21408626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884603676A SU1589403A1 (ru) | 1988-11-09 | 1988-11-09 | Устройство подавлени помех |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1589403A1 (ru) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU177679U1 (ru) * | 2016-12-06 | 2018-03-06 | Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | Устройство некогерентного подавления узкополосных помех |
RU177831U1 (ru) * | 2016-12-08 | 2018-03-14 | Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | Устройство некогерентного подавления узкополосных помех |
RU178030U1 (ru) * | 2016-10-24 | 2018-03-21 | Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | Устройство подавления узкополосных помех |
-
1988
- 1988-11-09 SU SU884603676A patent/SU1589403A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1338079, кл. Н 04 В 1/10, 1985. * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU178030U1 (ru) * | 2016-10-24 | 2018-03-21 | Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | Устройство подавления узкополосных помех |
RU177679U1 (ru) * | 2016-12-06 | 2018-03-06 | Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | Устройство некогерентного подавления узкополосных помех |
RU177831U1 (ru) * | 2016-12-08 | 2018-03-14 | Федеральное государственное автономное образовательное учреждение высшего образования "Уральский федеральный университет имени первого Президента России Б.Н. Ельцина" | Устройство некогерентного подавления узкополосных помех |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3592376B2 (ja) | 時間間隔測定装置 | |
US4541105A (en) | Counting apparatus and method for frequency sampling | |
US3988607A (en) | Interpolating digital filter | |
US4107600A (en) | Adaptive frequency to digital converter system | |
SU1589403A1 (ru) | Устройство подавлени помех | |
SU1277001A1 (ru) | Устройство сравнени мощности случайных процессов | |
SU1201846A1 (ru) | Взаимокоррел тор | |
SU1755360A1 (ru) | Устройство дл цифрового фазового детектировани импульсных последовательностей на неравных частотах | |
SU1023274A1 (ru) | Устройство дл определени положени центра т жести импульсных видеосигналов | |
SU930653A1 (ru) | Интегратор | |
SU1429293A2 (ru) | Режекторный фильтр | |
SU1167556A1 (ru) | Устройство обработки сигналов | |
SU1177930A1 (ru) | Устройство для фазовой синхронизации | |
SU1007081A1 (ru) | Устройство дл преобразовани временных интервалов в код | |
SU771862A1 (ru) | Калибратор длительности статистически распределенных импульсов | |
SU1116524A1 (ru) | Генератор случайных сигналов | |
SU1029403A1 (ru) | Многоканальный генератор импульсов | |
SU725238A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
RU1807568C (ru) | Устройство дл обнаружени симметричных сигналов | |
SU1118990A1 (ru) | Генератор случайных сигналов | |
SU1003350A1 (ru) | Делитель частоты следовани импульсов | |
SU1107293A1 (ru) | Формирователь сложной функции | |
SU432682A1 (ru) | ||
SU726669A1 (ru) | Аналого-цифровое устройство слежени за задержкой импульсного псевдослучайного сигнала | |
SU1429288A1 (ru) | Фазовый компаратор |