SU1429293A2 - Режекторный фильтр - Google Patents

Abstract

Изобретение относитс  к радиотехнике , м.б. использовано дл  подавлени  помех. Цель изобретени  - расширение диапазона управлени  полосой режекции и повышение помехоустойчивости блока управлени . Режекторный. содержит вычитающий у-ль I, ключи 2 и 3, интеграторы 4 и 5, ком- мутатор 6,;АЦП 7, сумматор В, блок пам ти 9, регистр 10, ЦАП 11, фильтр 12 нижних частот,блок 13 управлени , г-р 1А тактовых импульсов. В предлагаемом устр-ве введение блока 15 позво- л ет измен ть значение кода, полученного в результате аналого-цифрового преобразовани  на выходе интегратора , в К раз (), что эквивалентно изменению в К раз посто нной интегрировани  Ти . Измен   значение Кif в широких пределах, можно соответственно в широких пред:елах управл ть полосой режекции фильтра. По-- скольку от времени разр да конденсатора зависит максимальное быстродействие режекторного фильтра, то его- уменьшение приведет к увеличению быстродействи  и, следовательно, к рас- ширению частотного диапазона. 5 ил. (П с

Description

N)

Изобретение относитс  к радиотехнике , может быть Использовано дл  подавлени  помех, например, при измерении малых сигналов на фоне значительно превосход щих их по уровню промыпленных помех и  вл етс  усовершенствованием Изобретени  по авт. св. № 1187242.

Цель изобретени  - расширение ди- :апазона управлени  полосой режекции |и повышение помехоустойчивости блока (управлени ,

; На фиг, 1 представлена 1функцио- |нальна  схема режекторного фильтра; «а фиг. 2 - временные диаграммыj на фиг. 3 - схема блока управлени j на ;фиг, 4 - схема блока пам ти; на фиг. 5 - схема блока умножени . ; Режекторный фильтр содержит вычи- |так)щий усилитель 1, ключи 2 и.З, интеграторы 4 и 5, коммутатор 6, анало- |го-цифровой преобразователь 7, сум- 1матор 8, блок 9 , регистр 10, |цифроаналоговый .преобразователь 11, фильтр 12 нижних частот, блок 13 управлени , генератор 14 тактовых импульсов и блок 15 умножени .

Блок 13 управлени  содержит четвертый формирователь 16 импульсов., счет- чик 17, п тый формирователь 18 имлуль сов, RS-триггер 19, D-триргер 20, сумматор 21, элемент ЙПИ-НЕ 22, первый 23 и второй 24 элементы И, первый, второй и третий формирователи 25-27 импульсов.

Блок 9 пам ти содержит оперативное запоминающее устройство 28-и .буферный регистр 29.

Блок 15 умножени  содержит элемент НЕ 30 и умножитель 31.

Режекторный фильтр работает следу- гацим образом.

На вход вычитающего усилИтел  1 поступает входное напр жение U, содерЗкащее аддитивную смесь полезного сигнала и помехи с частотой основной гармоники Fe . На другой вход вычитающего усилител  1 с выхода фильтра 12 нижних частот поступает сигнал компенсации помехи.

Разностный сигнал в течение i-ro такта через ключ 2 поступает на вы-- ход режекторного фильтра и вход интегратора 4, на выходе которого фор- мируетс  интеграл разностного сигнала . Ключ 3 при этом находитс  в разомкнутом состо нии. На выходе интегратора 5 хранитс  рез;ультат интегри

ровани  разностного сигнала за предыдущий такт работы устройства. Значение этого сигнала через коммутатор 6 поступает на вход аналого-цифрового преобразовател  7. Управление ключами 2 и 3, интеграторами 4 и 5 и коммутатором 6 (фиг. 2е, ж) осуществл етс  блоком 13 управлени , которьй синхронизируетс  тактовыми импульсами генератора 14.

Частота тактовых импульсов (F) генератора 14 св зана с частотой основной гармоники помехи F соотношением

FS NF, ,

где N - количество временных интервалов , на которое разбит период основной гармоники помехи. Выходной цифровой вход аналого- цифрового преобразовател  7 подаетс  на первую группу входов блоков 15 умножени , .На вторую группу входов этого блока подаетс  цифровой код числа Kuf, соответствующий заданной полосе режекции if. После окончани  аналого-цифрового преобразовател  на выходе синхронизации аналого-цифрового преобразовател  7 формируетс  отрицательный импульс, по переднему фронту которого осуществл етс  запись входных кодов в регистры первого и второго операндов умножител  31 блока 15 умножени . При использовании п- разр дного аналого-цифрового преобразовател  7 и т-разр дного кода управлени  полосой режекции на входе блока 15 формирует код с разр дностью (), причем п младших разр дов представл ют собой младшую часть произведени , а т старших разр дов - старшую часть произведени . Коэффициент передачи блока 15 равен

.. -- ,

так как принимаетс , что вес старшего разр да произведени  равен весу старшего разр да выходного кода аналого-цифрового преобразовател  7.

Этот код подаетс  на первый вход сумматора 8. На другой вход сумматора 8 поступает содержимое регистра 10, кйторое представл ет собой цифровой эквивалент компенсирующего сигнала в (i-l)-M временном интервале, усредненном на прелылупще пери)ды.

Значение этого содержимого бьшо перезаписано из блока 9 пам ти в регистр

10на (i-l)-M такте (фиг. 2г, д). Результат суммировани  поступает

на .вход блока 9 пам ти и записываетс  в (i-l)-io  чейку.

Управление режимами работы блока 9 пам ти и регистра 10 осуществл етс  блоком 13. В течение i-ro такта на вхоД|Цифроаналогового преобразовател  11 поступает значение содержимого i-й  чейки блока 9 пам ти, представл ющее собой цифровой зкви- вапент компенсирующего сигнала в i-м временном интервале. Сигнал с выхода цифроаналогового преобразовател 

11через фильтр 12 поступает на вход вычитающего усилител  1. Фильтр 12 ослабл ет коммутационную помеху циф- роаналогового преобразовател  11.

В течение (i+l)-го такта разност- нйй сигнал с выхода вычитающего усипител  1 через ключ 3 поступает на вход интегратора 5. На выходе ин- тегратора 5 формируетс  интеграл разностного сигнала. Ключ 2 при этом разомкнут, и интегратор 4 хранит значение интеграла разностного сигнала за i-й такт. Сигнал с этого интегра- тора поступает на вход коммутатора 6

Бели во входном сигнале режектор- ного фильтра имеютс  -помехи, период которых равен или в целое чирло раз больше периода следовани  тактовых импульсов генератора 14, то в  чейках блока 9 пам ти накоп тс  усредненные дискретные значени  помехи.

Накопление равновесных значений

нени  результата интегрировани  за предьщущий интервал.

Так как цифровой код на первой группе входов блока 15  вл етс  результатом аналого-цифрового преобразовани  (Напр жени  (фиг. 2в) на выходе интегратора Ug«x.uHT4 . то

к г ..

.f- J i

dt.

(2)

7oCi-0 u

ет

где U|y ,j 4, - напр жение, эквивалент- ное выходному коду блока 15, соответствующего i-му временному интервалу;

ц- посто нна  времени интеграторов 4 и 5. Посто нный множитель K/tli сто щий в выражении (2) перед интегратором , представим в виде 1/Тжь где T9K6 Lrt/K - эквивалентна  посто нна  интегрировани .

Полоса режекции режекторного фильтра определ етс  выражением

f- i. .К. OTN u

(3)

Подстановка (1) в формулу (З) дадг KAL ,

5ГиГу2

Вводим обозначение 1

bfo

JrN u,2

усилител  1 приложен сигнал, который по форме и фазе соответствует входной помехе. При этом происходит взаимна  компенсаци  этих сигналов.

Дл  сигналов, частота которых не 45 совпадает с частотой основной гармоники помехи и не кратна ей, каждый интервал приходитс  на случайные неповтор ющиес  значени  входного сигнала . При суммировании эти сигналы QQ складываютс  с разными знаками. Сле- довательио, их суммарное значение стремитс  к нулю.

Интеграторы 4 и 5 поочередно через

40. - минимальна  полоса режекцни определ юща  дискретность управлени  полосы режекцки &f.

Тогда

Af KAfufo.

(6)

Таким образом, измен   значение Kuf, можно управл ть полосой режекции Af с дискретностью &fo.

Блок 13 управлени  работает следующим образом.

Импульсы с генератора 14 через вход блока 13 поступают на четвертый

такт подключаютс  к выходу вычитающе- 55 формирователь 16. Выходной.импульс го усилител  1 (фиг. 2а, б).. При этом формировател  устанавливает RS-триг- на каждом временном интервале один из интеграторов работает в режиме ингер 19 в единичное состо ние, D-триг гер 20. - в нулевое, измен ет состо ние счетчика 17 на единицу кла1дщетегрировани , второй - в режиме хра40 . - минимальна  полоса режекцни, определ юща  дискретность управлени  полосы режекцки &f.

Тогда

Af KAfufo.

(6)

Таким образом, измен   значение Kuf, можно управл ть полосой режекции Af с дискретностью &fo.

Блок 13 управлени  работает следующим образом.

формирователь 16. Выходной.импульс формировател  устанавливает RS-триг-

гер 19 в единичное состо ние, D-триг- гер 20. - в нулевое, измен ет состо ние счетчика 17 на единицу кла1дщего разр да, а также подаетс  на вход п того формировател  18.

При включении питани  режекторног ( фильтра D-триггер 20 может оказатьс  iB единичном состо нии, что исключает запуск цепочки формирователей 25-27. Поэтому дл  обеспечени  устойчивой работы блока 13 выходной иьшульс четвертого формировател  16 на каждом рременном интервале устанавливает D- |григгер 20 в нулевое состо ние. Уровень логического нул  на инверсном зькоде BS-триггера 19 закрывает элементы И 23 и 24, На выходах блока 13 (Ьо15мируютс  сигналы, запрещающие интеграторов 4 и 5. : Выходной код счетчика 17 поступа- т на вход операнда А сумматора 21, разр ды операнда В объединены и сое- ;инены с пр мым входом триггера 20. аким образом, состо ние D-триггера О определ ет значение операнда В, ак как D-триггер 20 находитс  в нулевом состо нии, то операнд В равен Нулю, Следовательно, выходной код сумматора 21 равен операнду. А, т,е„ выходному коду счетчика 17, В тате на выходах блока 13 управлени  формируетс  адрес  чейки блока 9 пам ти , соответствующий i-му тактовому импульсу,

.входной импульс п того формировател  IS поступает на выход блока 13 и запускает аналого-цифровой преобразователь 7, Этот импульс с выхода блока 13 поступает на вход считывани  блока 9 пам ти. При этом считываетс . содержимое i-й  чейки оперативного запоминающего устройства 28 и записываетс  в буферный регистр 29 блока 9 пам ти. Сигнал с выхода младшего разр  да счетчика 17 поступает на четвертый выход блока 13, Одновременно этот же сигнал через элемент Р ЛИ-НЕ 22 поступает на п тьй выход блоки 13, Сигналы с указанных выходов управл ют соответственно ключами 2 и 3, Следовательно, один-из ключей замкнут , второй разомкнут, причем через такт состо ние ключей измен етс ,

Сигнал с младшего разр да счетчика через восьмой выход управл ет коммутатором 6 в соответствии с описанным .алгоритмом работы синхронного фильтра.

После окончани  процесса аналого- цифрового преобразовани  на вход блока 13 поступает сигнал окончани  преобразовани . Этот сигнал устанавливает ЙЗ-триггер 19 в нулевое состо ние, а Б-триггер 20 - в единичное. Уровень единицы на инверсном выходе RS- триггера 19 разрешает работу элементов И 23 и 24, Если, например, на интервале младший разр д счетчика равен единице, то на выходе элемента И 23 сформируетс  сигнал, который через шестой выход блока 13 поступает на вход сброса интегратора 5, Интегратор 4 в течение 1-го такта находитс  в режиме интегрировани , поскольку на вход управлени  ключа 2 с выхода блока 13 поступает разрешающий

сигнал.

Как указывалось, D-триггер 20 после окончани  преобразовани  устанавливаетс  в единичное состо ние. Уровень единицы с его пр мого выхода

поступает на разр ды операнда В сумматора 21. Наличие на всех разр дах операвда В уровн  единицы соответствует значению В, равному минус единице , представленному в дополнительном коде. Следовательно, на соответствующих выходах блока 13 формируетс  код предыдущего (i-l)-ro временного интервала.

Положительный фронт импульса на

пр мом выходе D-триггера 20 запускает последовательно включенные формирователи 25-27, Выходной сигнал второго формировател  26 с выхода блока 13 поступает на вход записи блока 9

питани . При этом в (1-1)-ю  чейку блока 9 пам ти записываетс  выходной результат сумматора 8,

Выходной сигнал третьего формировател  28 с выхода блока 13 поступает на вход синхронизации регистра 10. В результате этого в регистр 10 переписываетс  содержимое буферного регистра блока 9 пам ти. Одновременно выходной сигнал третьего формировател  27 сбрасывает D-триггер 20 в нулевое состо ние. При поступлении следующего тактового импульса на вход блока 13 описанные процессы повтор ютс ,

Дл  обеспечени  нормального функционировани  режекторного фильтра необходимо , чтобы сигнал запрета поступил до того, как младший разр д счетчика 17 изменит свое состо ние.

Дл  этого на выходе четвертого формировател  16 формируетс  отрицательный импульсе По переднему фронту этого импульса RS-триггер 19 устанавливаетс  в единичное состо ние,, а счетчик 17 измен ет свое состо ние по его заднему фронту. Длительность импульса выбираетс  исход  из максимального времени распространени  сиг- нала от выхода четвертого формировател  16 до выхода элементов И 23 и 24.

Дпительность импульса Тг на выходе п того формировател  18 должна обеспечить задержку сигнала записи по отношению к сигналу выбора адреса блока 9 пам ти. .

Дпительность импульса Tj на выходе первого формировател  25 должна обес печить задержку сигнала записи по отношению к сигналу выбора адреса записи блока 9 пам ти.

Длительность импульса Тд второго . формировател  26 определ етс  исход  из необходимой длительности импульса записи блока 9 пам ти.

Длительность импульс а ТТ. третьего формировател  27 определ етс  необходимым временем задержки изменени  адреса записи после окончани  сигнала записи.

В предлагаемом устройстве введение блока 15 позвол ет измен ть значени  кода, полученного в результате анало- го-цифрового преобразовани  напр жени  на выходе интегратора, в К раз (), что эквивалентно изменению в посто нной интегрировани  Ти.

Полоса режекции предлагаемого устройства определ етс  выражением (6).

Следовательно, измен   значение Kuf в широких пределах, можно соот- ветственно в широких пределах управл ть полосой режекции фильтра. Например , при использовании дес тиразр дного кода управлени  полосой режекции

() и при Т 6,07ЧО с,

-f -лГ.5Тггб-7 7-тс--:2-- (гц).

5

0

5

0 5

0

5

Так как КлГмин и а при равен 1023, то при изменении KAfoTK/ fnv H ДО КдГ„с„(,, полоса режекции изме11 етс  соответственно от 0,001 до 1,023 Гц с дискретностью 0,001 Гц. Относительньш диапазон пз- менени  полосы режекции в этом случае больше тыс чи. ПосТо нна Тц 6,07л )(10 с может быть получена, например, при ,7 кОм, ,01 мкФ, где Ry и Сц - соответственно резистор и конденсатор интегратора.

Поскольку значени  соответственной посто нной времени интеграторов Тц при этом не измен ютс , то перест рой- ка полосы режекшш- в широких пределРХ не приводит к уменьшеш-ш динамического диапазона режекторного фильтрлКроме того, введение блока 15 позвол ет за счет увешгчени . значе1ш  К при одной и той же полосе режекци соответственно уменьвшть з-наченне посто нной времени интеграторов, в частности значение емкости конденсатора Си, а следовательно, и времени его разр да. Поскольку от времени разр да конденсатора зависит максимальное бы стродействие режекторного фильтра, то его уменьшение приводит к увеличению быстродействи  и, следовательно, к расширению частотного диапазона.

Claims (1)

1. Формула изобретен и  

   /

   Режекторньй фильтр по авт. ев,

   № 1187242, отличающийс  тем, что, с целью расширени  диапазона управлени  полосой режекции, информационный выход аналого-цифрового преобразовател  подключен к первому , входу сумматора через введенный блок умножени , второй вход которого  вл етс  входом управлени  полосой режекции режекторного фильтра, причем тактовый вход блока умножени  соединен, с выходом синхро1шза1 ки аналого-цифрового преобразовател .

   iHfttoto

   uHmnflomape 4

   a

   nff tmtyme

   UHmttpamopa ii 8

   9 игл