SU1262554A1 - Устройство дл сбора информации - Google Patents

Abstract

Изобретение относитс  к телеметрии и предназначено дл  измерени  гидрометеорологических полей в океанографических исследовани х. В устройствовведены дополнительные элементы, позвол ющие организовать накопление измер емой информации на основе оперативного запоминаюш,его устройства (ОЗУ), которое также выполн ет роль счетчика времени накоплени . При этом дл  каждого канала выдел етс  2  чеек ОЗУ. Количество каналов при этом Определение заданного времени также производитс  с помошью ОЗУ. За счет этого уменьшаютс  габариты, вес и стоимость устройства, а также повышаетс  надежность to его работы. 2 ил. (Л

Description

ГчЭ

05

to ел ел

4

Изобретение относитс  к телеметрии и предназначено дл  использовани  в океанографических исс,1едовани х.

Цель изобретени  - повышение надежности устройства за счет уменьшени  объема оборудовани .

На фиг. 1 приведена функциональна  схема предлагаемого устройства; на фиг. 2 - временные диаграммы работы устройства. Устройство содержит датчики 1, первые триггеры 2, первый 3 и второй 4 коммутаторы , блок 5 пам ти, второй триггер 6, генератор 7, третий 8 и четвертый 9 триггеры , компаратор 10, третий 11, четвертый 12 и первый 13 элементы И, первый элемент ИЛИ 14, элемент ИЛИ-НЕ 15, первый элемент НЕ 16, второй элемент И 17, второй элемент НЕ 18, счетчик 19, п тый триггер 20, п тый элемент И 21 и имеет выходы 22-24.

Принцип действи  устройства дл  сбора и накоплени  гидрометеорологической информации заключаетс  в подсчете числа импульсов , поступающих от каждого из датчиков гидрометеорологических параметров в течение заданного вре.мени, и выдаче результатов подсчета, после чего счетчики обнул ютс . Особенность устройства заключаетс  в том, что счетчики импульсов s  вном виде в устройстве отсутствуют. Их роль выполн ет блок 5 пам ти - оперативное запоминающее устройство (ОЗУ). При этом дл  каждого канала выдел етс  2  чеек ОЗУ. Количество каналов при этом 2™. Определение заданного времени также производитс  с помощью ОЗУ, дл  чего в нем выдел етс  один служебный канал, в который поступают импульсы с частотой переполнени  счетчики адресов ОЗУ.

Суммирование импульсов дл  накоплени  информации по каждому каналу производитс  одноразр дным двоичным сумматором в последовательном коде. Принцип суммировани  заключаетс  в том, что вначале извлекают из пам ти младщий разр д числа по какому-либо из каналов и анализируют состо ние входного триггера по этому каналу. Затем в пам ть по этому адресу записывают сумму, а в триггере 9 переноса запоминают «1, если нужен перенос в следующий разр д, и «О, если не нужен. Затем извлекают из пам ти следующий разр д по этому каналу и анализируют его состо ние и состо ние триггера переноса, после чего в пам ть записывают сумму по этому разр ду, а в триггер переноса - единицу или нуль в зависимости от того, требуетс  или не требуетс  перенос в следующий разр д соответственно.

Одновременно с добавлением единиц в  чейки ОЗУ, относ щиес  к информационным каналам, в каждом цикле опроса ОЗУ производитс  давление единицы в  чейки пам ти, выделенные дл  служебного канала . Когда этот счетчик, организованный на части  чеек ОЗУ, переполн етс , происходит выдача информации и обнуление ОЗУ. Переполнение служебного счетчика определ етс  по состо нию триггера переноса при переполнении счетчика адресов ОЗУ.

Устройство дл  сбора и накоплени  гидрометеорологической информации работает следующим образом.

На входы устройства поступают сигналы

от датчиков 1 гидрометеорологических параметров с частотным выходом. Каждый импульс от датчика устанавливает один из триггеров 2, на который он поступает, в «1. При этом максимальна  частота от каж5 Дого датчика не должна превышать частоты импульсов переполнени  счетчика 19 адресов , на вход которого от генератора 7 тактовых импульсов через делитель на два (триггер 6 управлени ) непрерывно поступают импульсы с частотой fj/2, где f -

0 частота генератора 7. Таким образом, частота импульсов переполнени  счетчика 19 равна fi/2N, где N - число состо ний счетчика 19, равное числу используемых  чеек блока 5. Когда к младщих разр дов счет5 чика адресов 19 окажутс  в «О, что соответствует адресу младшего разр да по какому-либо из каналов, на выходе элемента ИЛИ-НЕ 15 по вл етс  «1. При этом триггер 6 управлени  вначале в «О (начальна  часть участка временной диаграммы). Бли0 жайший отрицательный тактовый импульс производит чтение информации из  чейки ОЗУ, в которой хранитс  младший разр д числа, по каналу, номер которого в это врем  находитс  в старших (т-к) разр дах счетчика адресов ОЗУ. Задний фронт отри5 цательного тактового импульса переносит прочитанный из ОЗУ бит инфор.мации в триггер 9 переноса. После этого на выходе компаратора 10 образуетс  разр д суммы в этот же младший разр д ОЗУ 5, а на выходе элемента ИЛИ 14 - единица переноса дл  следующего разр да. При этом, если триггер 9 переноса установлен в «1 в такте чтени  из ОЗУ, соответствующий входной триггер 2 и.мпульсом с выхода элемента И 17 в такте записи устанавли5 ваетс  в «О и готов к приему следующего входного импульса по это.му каналу.

После поступлени  импульса в счетчик 19 адресов снова производитс  отрицательным тактовым импульсом чтение бита информации из ОЗУ 5 в триггер 8 разр да.

0 Задним фронтом отрицательного тактового импульса этот триггер устанавливаетс  в состо ние прочитанного из ОЗУ 5 разр да. Триггер 9 переноса -в это врем  подтверждаетс  в том состо нии, в котором он нахо дилс  до сих пор, так как в это врем  его выход через элемент И 12 и элемент ИЛИ 14 подключен к его же D-входу. Затем в такте записи результат суммировани  в данном

разр де, который образуетс  на выходе компаратора 10, записываетс  в ОЗУ 5, а результат определени  переноса дл  следующего разр да с выхода элемента И 11 через элемент ИЛИ 14 записываетс  в триггер 9 переноса. После добавлени  в счетчик 19 адресов одного импульса снова происходит чтение бита информации в триггер 8 разр да, определение очередного разр да суммы компаратором 10 и определение очередного разр да переноса в следующий старший разр д элементом И 11 и запись результата определени  суммы в ОЗУ 5 и результата определени  переноса в триггер 9 переноса. И так далее.

Таким образом, после каждого чтени  бита информации из ОЗУ 5 в триггере 8 разр да по вл етс  прочитанный бит, а триггер 9 переноса (за исключением такта чтени  младшего разр да по каждому из каналов) остаетс  в прежнем состо нии. Затем в ОЗУ 5 записываетс  сумма, определенна  дл  данного разр да, а в триггер 9 переноса заноситс  результат определени  переноса дл  следующего разр да.

После добавлени  описанным образом импульса, поступившего в один из входных триггеров 2, к числу, накопленному в  чейках ОЗУ, выделенных дл  одного из каналов , старшие (т-к) разр дов счетчика 19 адресов увеличивают свое состо ние на единицу . При этом переключаютс  коммутаторы 3 и 4 и опрашиваетс  во врем  чтени  младшего бита информаци и по следующему разр ду входной триггер 2 следующего канала. Его состо ние переноситс  в триггер 9 переноса. Если это состо ние «1, то во врем  записи в ОЗУ 5 результата суммировани  в младшем разр де по этому каналу входной триггер устанавливаетс  в «О и т.д.

Когда (т-к) старших разр дов счетчика 19 адресов станут в состо ние 111...11, опрашиваетс  служебный канал, по которому импульс добавл етс  всегда, благодар  подаче «1 на последний вход коммутатора 3. При этом соответствуюший выход коммутатора 4 никуда не поступает, так как входной триггер по служебному каналу отсутствует.

Когда во всех  чейках ОЗУ 5, которые относ тс  к служебному каналу, будут единицы (при всех состо ни х младших к разр дов счетчика 19 адресов, когда его старшие (т-к) разр дов в единицах) триггер 9 переполнени  при добавлении очередной единицы в служебный канал будет в «1 и сохран ет свое состо ние вплоть до переполнени  счетчика 19 адресов ОЗУ 5. При переполнении в этом случае счетчика 19 триггер 20 выдачи устанавливаетс  в «1, и начинаетс  выдача накопленной информации из блока 5 и его обнуление.

Благодар  установке триггеров 8 и 9 в нулевое состо ние в ОЗУ 5 с выхода компаратора 10 записываютс  нули. В то же врем  информаци  с выхода ОЗУ 5 (выход 22 устройства), поступающа  в сопровождении тактовых импульсов (выход 24 устройства ), может быть записана в преобразователь последовательного кода в параллельный , выполненный, например, на регистре сдвига, в который информаци  заноситс  отрицательным фронтом тактового импульса с выхода элемента И 21, откуда или непосредственно с выхода устройства она поступает через радиоканал потребителю.

Предлагаемое устройство обладает высокой надежностью за счет снижени  аппаратурных затрат. Так, например, дл  реализации известного устройства с четырьм  измерительными каналами требуетс  52 корпуса микросхем. Предлагаемое устройство может быть построено на 14 микросхемах, таким образом сокращаетс  объем аппаратурных затрат в 3 раза, что соответственно уменьшает его стоимость.

Кроме того, использование предлагаемого устройства в автоматических буйковых станци х позвол ет уменьшить нх вес, габариты и стоимость.

Claims (1)

1. Формула изобретени 

   Устройство дл  сбора информации, содержащее датчики, первый коммутатор, генератор , счетчик, первые и вторые выходы которого соединены с соответствующими первыми и вторыми входами блока пам ти, отличающеес  тем, что, с целью повышени  надежности, в него введены триггеры, второй коммутатор, элементы И, элементы НЕ, элемент ИЛИ, компаратор, элемент ИЛИ - НЕ, выходы датчиков соединены с первыми входами соответствующих первых триггеров, выходы которых соединены с соответствующими первыми входами первого коммутатора, выход которого соединен с первым входом первого элемента И, выход генератора соединен непосредственно с третьим входом блока пам ти, первыми входами второго, третьего и четвертого триггеров и через первый элемент НЕ - с первыми входом второго элемента И, первый выход второго триггера соединен с вторым входом второго элемента И, четвертым входом блока пам ти и третьим входом третьего элемента И, второй выход второго триггера соединен с вторыми входами второго триггера, первого элемента И, первыми входами счетчика, четвертого и п того элементов И, выход третьего триггера соединен с первыми входамитретьего элемента И и компаратора, выход которого соединен с п тым входом блока пам ти, выход четвертого триггера соединен с вторыми входами третьего и четвертого элементов И, вторым входом компаратора, третьим входом второго элемента И и первым входом п того триггера , выходы первого, третьего и четвертого элементов И соединены с соответствующими , входами элемента ИЛИ, выход которого соединен с вторым входом четвертого триггера , первые выходы счетчика соединены с соответствующими входами элемента ИЛИ- НЕ, выход которого соединен с четвертым входом второго элемента И, третьим входом первого элемента И и через второй элемент НЕ - с третьим входом четвертого элемента И, вторые выходы счетчика соединены с соответствующими первыми входами второго коммутатора и вторыми входами

   первого коммутатора, выход второго элемента И соединен с вторым входом второго коммутатора, выходы которого соединены с вторыми входами соответствующих первых триггеров, выход блока пам ти соединен с вторым входом третьего триггера, старший разр д вторых выходов счетчика - с вторым входом п того триггера, выход которого соединен с вторым входом и третьими входами третьего и четвертого триггеров, выход блока пам ти, п того триггера и п того элемента И  вл ютс  соответственно первым, вторым и третьим выходами устройства .

   ipaz.1

   фиг. 2