SU1238753A1 - Цифровой измеритель частоты случайной последовательности импульсов - Google Patents

Abstract

Изобретение относитс  к  дерному приборостроению и может быть использовано дл  измерени  частоты статистической последовательности импульсов в медицинских Вымд 1 Выу.од 2 приборах радиоизотопной диагностики.Цель изобретени  - упрощение цифрового измерител  частоты случайной последовательности импульсов. В устройство, содержащее основной реверсивный счетчик 1, цифровой индикатор 2, генератор тактовых импульсов 3, логические схемьг И 9 и ИЛИ 10. дополнительный реверсивный счетчик 8, суммирующий счетчик 5, введены оперативное запоминающее устройство 7, адресный регистр 6, формирователь импульсов считывани  4. В устройстве осуществл етс  обновление информации, сосчитанной в интервал времени Т (интервал усреднени ), на часть информации t Т (шаг квантовани ). Благодар  этому могут быть зафиксированы кратковременные изменени  частоты , происход щие в интервале времени to - {„. Индикаци  измер емой частоты обеспечиваетс  цифровым индикатором 2. 2 ил. (Л tsD со 00 СП СО л

Description

Изобретение относитс  к  дерному приборостроению н может быть использовано дл  измерени  частоты статистической последовательности импульсов в медицинских приборах радиоизотопной диагностики. .

Цель изобретени  - упрощение цифрового измерител  частоты случайной последовательности импульсов.

На фиг. 1 представлена структурна  схема измерител  частоты; на фиг. 2 - временные Диаграммы.

Измеритель частоты содержит основной реверсивный счетчик 1, цифровой индикатор 2, генератор 3 тактовых импульсов, формирователь 4 импульсов считывани  и суммирующий счетчик 5, адресный регистр б, оперативное запоминающее устройство (ОЗУ) 7, дополнительный реверсивный счетчик 8, логические схемы И 9 и ИЛИ 10.

Вход устройства соединен со счетным входом суммирующего счетчика 5 и суммирующим входом основного реверсивного счетчика 1, выходы которого соединены с соответствующими входами цифрового индикатора 2, вход вычитани  основного реверсивного счетчика 1 соединен с выходом логической схемы И 9 и входом вычитани  дополнительного реверсивного счетчика 8, выходы которого соединены с соответствующими входами логической схемы ИЛИ 10, а ее выход соединен с одним из входов логической схемы И 9, второй вход которой соединен с выходом генератора 3 тактовых импульсов, другой выход которого соединен с входом формировател  4 импульсов считывани , установочным входом суммирующего счетчика 5, входом записи ОЗУ 7 и входом адресного регистра 6, выход которого соединен с адресным входом ОЗУ 7 и управл ющим входом формировател  4 импульсов считывани , чей выход соединен с входом записи дополнительного реверсивного счетчика 8 и входом считывани  ОЗУ 7, выход которого подключен к суммирующему входу дополнительного реверсивного счетчика 8, при этом информационный вход ОЗУ 7 соединен с выходом суммирующего счетчика 5.

Устройство работает следующим образом .

С включением устройства входна  последовательность статистически распределенных импульсов непрерывно регистрируетс  основным реверсивным счетчиком 1. Одновременно входна  информаци  поступает на счетный вход суммирующего счетчика 5. Под действием импульсов генератора 3, поступающих с выхода 1 (фиг. 2) на установочный вход счетчика 5 и вход записи ОЗУ 7 в интервалы времени to - t, происходит накопление информации в счетчике 5, а в интервалы времени tj,«to- перезапись ее в ОЗУ 7 и сброс счетчика 5 задним фронтом импульсов перезаписи 1зо.---. t, которые

0

поступают с первого выхода генератора 3 тактовых импульсов на установочный вход счетчика 5.

Запись информации, накопленной сум- мирующим счетчиком 5 в момент времени to, производитс  в первую  чейку ОЗУ 7. Адреса последующих  чеек, в которые осуществл етс  запись информации, накапливаемой в интервалы времени t, - 1„, указыва ,. ютс  адресным регистром б, который увеличивает свое содержимое на единицу после каждой операции записи.

К моменту времени Т to-n + tj (n-1) очередна  порци  информации переписываетс  из счетчика 5 в (п-I)  чейку ОЗУ 7.

5 В следующий момент времени Т + tj срабатывает спускова  схема адресного регистра б, который запускает по входу управлени  формирователь 4, вырабатывающий импульс считыв.ани  длительностью i izi- Этот импульс подаетс  на вход считывани  ОЗУ 7   на суммирующий вход дополнительного реверсивного счетчика 8. В результате этого осуществл етс  считывание информации из первой  чейки ОЗУ 7 в счетчик 8.

5 Если в одном из разр дов счетчика 8 записана хот  бы одна «1, то через схему ИЛИ 10 эта «I поступает на один из входов схемы И 9, обеспечива  поступление импульсов генератора 3 на входы вычитани  основного 1 и дополнительного 8 реверсив ных счетчиков.

Процесс вычитани  закончитс  тогда, когда во всех разр дах дополнительного реверсивного счетчика 8 установлены нули, при этом из числа импульсов, сосчитанных

, основным реверсивным счетчиком I за интервал времени Т, вычтено число импульсов, сосчитанных суммирующим счетчиком 5 в начальный момент времени to.

К моменту по влени  второго импульса считывани  в суммирующем счетчике 5 на0 коплена информаци  за интервал времени ttn-i, котора  затем записываетс  в освободившуюс  первую  чейку ОЗУ 7, а информаци  из второй  чейки поступает в счетчик 8 и так далее. Суммирующий счетчик 5

, при этом выполн ет роль буферной  чейки пам ти.

Таким образом осуществл етс  обновление информации, сосчитанной в интервал времени Т (интервал усреднени ) на часть информации, сосчитанной в интервалы вре0 мени t«T (шаг квантовани ). Благодар  этому могут фиксироватьс  кратковременные изменени  частоты, происход щие в интервале времени t,,- tj,-Индикаци  измер емой частоты обеспечиваетс  цифровым индикатором 2.

Claims (1)

1. Формула изобретени 

   Цифровой измеритель частоты случайной последовательности импульсов, содержащий

   5

   соединенные последовательно основной реверсивный счетчик и цифровой индикатор, генератор тактовых импульсов, логические схемы И, ИЛИ, дополнительный реверсивный счетчик и суммирующий счетчик, счетный вход которого подключен к входу суммировани  основного реверсивного счетчика и к входу цифрового измерител  частоты, один из выходов генератора тактовых импульсов соединен с установочным входом суммирующего счетчика, причем дополнительный реверсивный счетчик через схему ИЛИ подключен к одному из входов схемы И, второй вход которой соединен с другим выходом генератора тактовых импульсов, а выход - с входами вычитани  основного и дополнительного реверсивных счетчиков, отличающийс  тем, что, с целью упрощени 

   11

   ilililllllllllU.JIIIIIIIIIIIIIIIIIIlllill M

   гги

   измерител  частоты, в него введены дополнительно оперативное запоминающее устройство , адресный регистр, формирователь импульсов считывани , вход которого подключен к входу записи оперативного запоминающего устройства, к установочному входу суммирующего счетчика и к входу адресного регистра, а выход - к входу считывани  оперативного запоминающего устройства и к входу записи дополнительного реверсивного счетчика, причем выход адресного регистра соединен с управл ющим входом формировател  импульсов считывани  и адресным входом оперативного запоминающего устройства , информационный вход которого под- ключей к выходу суммирующего счетчика, а выход - к суммирующему входу дополнительного реверсивного счетчика.

   гги

   бб/Л. /

   5ь/ло адресного регистра

   jL-86/ло

   срормироба- тел 

   Фыг.г