SU1164549A1 - Цифровой регистратор - Google Patents

Abstract

ЦИФРОВОЙ РЕГИСТРАТОР, содержащий аттенюатор, фипьтр низких частот, аналого-цифровой преобразователь , два регистра хранени  и . блок сравнени , соединенные последовательно , элемент ИЛИ, два элемента управлени , блок пам ти, генератор тактовых импульсов, делитель частоты и цифроаналоговый преобразователь, причем R-входы регистров хранени  соединены с первым выходом первого элемента управлени , второй вход блока сравнени  соединен с выходом первого регистра хранени  и первьо4 информационным входом блока пам ти, первьй выход которого подключен к шине цифрового выхода и через цифроаналоговый преобразователь - к шине аналогового выхода, выход блока . ; сравнени  соединен с С - входом вто- рого регистра хранени  и первым вхоцом элемента ИЛИ, выходом соединенного с входом второго элемента управлени , первый выход которого подключен к управл ющему V-входу блока пам ти, а второй выход - к первому входу первого элемента управлени , генератор тактовых импульсов и делитель частоты соединены последовательно , причем первый выход последнего подключен к второму входу первого элемента управлени , третий и четвертый входы которого соответственно подключены к шинам сигналов Сброс и Пуск, о т л и ч а ющ и и с   тем, что, с целью расширени  функциональных возможностей, в него введены распределитель импульсов , п ть элементов И, элемент НЕ и реверсивный счетчик, информационным выходом соединенньш с вторым информационным входом блока пам ти, при (Л чем выход старшего разр да счетчика с соединен также с первым входом первого элемента И, выходом соединенного с вторым входом элемента ИЛИ, выход обратного переноса реверсивного счетчика соединен с первыми вхоо дами второго и третьего элементов И, 4; вторые входы которых подключены соел ответственно к первому и второму вы ..( ходам распределител  импульсов, третий выход которого подключен к пер вому входу четвертого элемента И, второй выход первого элемента управлени  соединен с вторым входом первого элемента И, с входом разрешени  записи блока пам ти, первым входом п того элемента И и через элемент НЕс вторым входом четвертого элемента И и стробирующим входом распределител  импульсов, . счеткьгй: вход которого соединен с вторым выходом делител  частоты, первый выход которого подключен к второму входу п того эле

Description

мента И, выходом соединенного с суммирующим входом реверсивного счетчика , у которого вычитающий вход соединен с выходом четвертого элемента ,И, информациоиньй вход - с вторым выходом блока пам ти и шиной цифрового выхода, управл ющий вход - с выходом третьего элемента И, первьй R -вход - с первым выходом второго элемента управлени , второй R -входс первым выходом первого элемента управлени , выход второго элемента И соединен с третьим входом элемента Ш1И, третий выход первого элемента управлени  подключен к входу запуска аналого-цифрового преобраэовател , угравл ющий выход которого соединен с С-входом первого регистра хранени , третий выход второго элемента управлени  подключен к шине запуска развертки, а четвертый выход - к адресному входу блока; пам ти.

Изобретение относитс  к электроизмерительной технике и может быть использовано дл  измерени  амплитудных и временных параметров, а также анализа статистических характеристик быстропротекающих процессов Известен цифровой регистратор, содержащий последовательно соединенные аттенюатор, входной фильтр низких частот, элемент выборки и хране ни ; аналого-цифровой преобразователь , селектор вида запоминаемой информации , запоминающий блок, цифроаналоговьй преобразователь, выходной фильтр низких частот, промежуточный запоминающий блок, элементы управлени  запоминающим блоком и самописцем генератор-делитель тактирующих импульсов, выходную управл ющую цепь цепь управлени  частотой выборки воспр изводимого сигнала и селектор приемного блока с переходным элементом, элемент управлени  самописцем содержит цепь управлени  запуском, входную цепь управлени  пусковым уровнем и наклоном пускового импульса и цепь управлени  частотой выборки регистрируемого сигнала, элемент управлени  запоминающим блоком со держит цепь управлени  запоминающим блоком, цепь управлени  режимом работы, счетчик слов и счетчик обра щени  l. Недостатком данного устройства  вл етс  низкое быстродействие,обусловленное посто нным периодом времени выборок входного сигнала в запоминающий блок, не завис щим от скорости изменени  входного сигнала Наиболее близким по технической сущности к изобретению  вл етс  цифровой регистратор, содержащий последовательно соединенные аттенюатор, фильтр низких частот, элемент выборки и хранени , аналого-цифровой преобразователь , информационный выход которого через первый регистр хранени  подсоединен к информационному входу второго регистра хранени , первому информационному входу блока пам ти и первому входу блока сравнени  , к второму входу которого подключен выход второго регистра хранени , выход блока сравнени  подключен к управл ющему входу второго регистра хранени  и к одному из входов логического элемента ИЛИ, к другому входу которого подключен выход старшего разр да счетчика тактовых импульсов, при этом выходы всех разр дов счетчика тактовых импульсов подключены к второму информационному ВХОДУ блока пам ти, выход элемента ИЛИ подключен к R-входу счетчика тактовых импульсов и к второму входу второго элемента управлени , первьй выход которого подключен к первому входу первого элемента управлени , а второй выход - к управл ющему входу блока пам ти, при этом второй вход первого элемента управлени  подключен к счетному входу счетчика тактовых импульсов и к выходу делител  частоты, вход которого подклю-f чен к выходу генератора тактовых импульсов , первый выход первого эле- мента -управлени  подключен к управл ющему входу элемента выборки и 31 хранени , второй выход - к первому входу второго элемента управлени , третий выход - к R-входам первого и второго регистров хранени  и счетчика тактовых импульсов, третий и четвертый входы первого элемента управлени  по/1ключены соответственно к ши нам сигналов Сброс и Пуск, выход блока пам ти подключен к шине цифрового выхода и через цифроаналоговый преобразователь к шине аналогового выхода, управл ющий выход элемента выборки   хранени  подключен к входу запуска аналого-цифрового преобразовател , управл ющий вход которого подключен к управл ющему входу первого регистра хранени  С23. Недостатком указанного устройства  вл ютс  его ограниченные функциональные возможности, так как невозможно оперативно после регистрации воспроизвести исследуемый сигнал в аналоговой форме в реальном масщтабе . времени вследствие того, что интервал времени между выборками в закодированном виде записан в запоминающе у1 блоке и используетс  только при цифровом анализе исследуемого процес са на электронной вычислительной машине . После регистрации исследуемых процессов необходим оперативный просмотр записанной информации, во.спроизводимой в реальном масштабе времени , чтобы исключить сбойные регист рации и тем самым сэкономить рабочее врем  электронной вычислительной машины, необходимое дл  обработки информации. Цель изобретени  - расширение функциональньк возможностей цифрового регистратора. . Поставленна  цель достигаетс  тем что в цифровой регистратор, содержащий аттенюатор, фильтр низких частот аналого-цифровой преобразователь, два регистра хранени  и блок сравнени , соединенные последовательно, элемент ИЛИ, два элемента управлени , блок пам ти, генератор тактовых импульсов делитель частоты и цифро-аналоговый преобразователь, причем R-входы регистров хранени  соединены с первым выходом первого элемента управлени , второй вход блока сравнени  соединен с выходом первого регистра хранени  и первым информационным входом блока пам ти, первый выход которого подключен к шине цифрового выхода и че49 4 . рез цифроаналоговый преобразовательк шине .аналогового выхода, выход блока сравнени  соединен с С -входом второго регистра хранени  и первым .входом элемента ИДИ, выходом соединенного с входом второго элемента управлени , первый выход которого подключен к управл ющему V-входу блока пам ти , а второй выход - к первому входу первого элемента управлени , генератор тактовых импульсов и делитель частоты соединены последова .тельно, причем первый выход послед- . него подключен к второму входу первого элемента управлени , третий и четвертый входы которого соответственно подключены к шинам сигналов Сброс, и Пуск, введены распределитель импульсов, п ть элементов И, элемент НЕ и реверсивный счетЧик , информационным выходом соединенньй с вторым информационным входом блока пам ти, причемВыход старшего разр да счетчика соединен также с первым входом первого элемента И, выходом Соединенного с вторым .входом элемента ИЛИ, выход обратного переноса реверсивного счетчика соединен с первыми входами второго и третьего элементов И, вторые входы которых подключены соответственно к первому . и второму выходам распре-делител  импульсов, третий выход которого подключен к первому входу четвертого элемента И, второй выход первого элемента управлени  соединен с вторым входом первого элемента. И, с входом разрешени  записи блока пам ти, первым входом п того элемента И и через элемент НЕ - с вторым входом четвертого элемента И н стробирующим входом распределител  импульсов , счетный вход которого соединен с вторым выходом делител  час- тоты, п ервый.выход которого подключен к второму входу п того элемента И,, выходом соединенного с суммирующим входом реверсивного счетчика , у которого вычитающий вход соединен с выходом четвертого элемента И, информационный вход - с вторым выходом блока, пам ти и шиной цифрового выхода, управл ющий.вход с выходом третьего элемента И, первый R-вход - с п;ервым вьгходом второго элемента управлени , второй R вход с первым выходом первого элемента управлени , выход второго элемента И соединен с ..третьим входом элемента ИЛИ, третий выход первого элемента управлени  подключён к входу запуска аналого-цифрового преобразовател , управл ющий выход которого соединен с С-входом первого регистра хранени , третий выход второго элемента управлени  подключен к шине запуска развертки, а четвертый выход - к адресному входу блока пам ти. На фиг, 1 представлена структурна  схема цифрового регистратора; на фиг. 2 - пример выполнени  схемы первого элемента управлени ; на фиг. 3 - пример выполнени  схемы вто рого элемента управлени . Цифровой регистратор содержит пос ледовательно соединенные аттенюатор 1, фильтр 2, аналого-цифровой преобразователь 3, управл ющий выход которого соединен с С -входом первого регистра 4 хранени ,-а информационный выход через регистр хранени  Ч подсоединен к информационному входу регистра 5 хранени , к первому информационному входу блока 6 пам -. ти. и к второму входу блока сравнени  7, первый вход которого соединен с выходом регистра хранени  5, а выход с С-входом регистра хранени  5 и с первым входом элемента ИЛИ 8, к второму входу которого подключен выход первого элемента И 9, у которого к первому входу подключен выход стар . шего разр да реверсивного счетчика 10, к третьему входу -.выход второго элемента И 11, Первый выход первого элемента управлени  12 подключен к R -входам регистров хранени  4 и 5 и к второму R-входу реверсивного счетчика 10, Выход элемента ИЛИ 8 соединен с ЕХОДОМ второго элемента управлени  13, первый выход которого соединен с Л/-входом управлени  блока пам ти 6 и с первь М R- входом реверсивного счетчика 10, выход обратного переноса которого подключен к первым входам второго П и третьего 14 элементов И, вторые входы которых соединены соответственно.с первым и вторым выходами .распреде . лител  импульсов 15.Тактоньш вход распределител  импульсов 15 соединен . вторым выходом делител  частоты 16,вх дом соединенного с выходом генератоpa тактовых импульсов 17, Стробирующий вход распределител  импульсов 15 соединен с выходом элемента НЕ 18 и вторым входом четвертого -элемента И 19, первый вход которого подключен к третьему выходу распределител  импульсов 15. Вход элемента НЕ 18 соединен с первым входом п того элемента И 20, Входом разрешени  записи блока пам ти 6j .вторым в.ходом первого элемента И 9 и вторым выходом первого элемента управлени  2, третий выход которого соединен с входом запуска аналого-цифрового преобразовател  3, Первый выход делител  частоты 16 соединен с вторым входом первого элемента управлени  12 и вторым входом п того элемента И 20, выход которого соединен с суммирующим входом реверсивного счетчика 10, вычитающий вход которого соединен с выходом четвертого элемента И 19, информационный выход - с вторым информационным входом блока 6 пам ти, информационный вход - с вторым выходом блока пам ти 6, управл ющий вход с выходом третьего элемента И 14. Второй выход второго элемента управлени  13 соединен с первым входом первого элемента управлени  12, третий вход которого соединен с шиной 21 сигнала Сброс, а четвертыйвход - с шиной 22 сигнала Пуск. Указанные сигналы поступают от внешних устройств. Третий вьтход второго ;,элемента управлени  13 соединен с :шиной 23 сигнала запуска развертки, а четвертый выход. - с адресным входом блока пам ти 6, первый выход которого через цифроаналоговьй преобразователь 24 подключен к шине аналогового выхода 25. Первый и второй выходы блока пам ти 6 подключены к шине цифрового выхода 26. Первьй элемент управлени  12 включает в себ  одновибраторы 27 и 28, RS - триггер 29, элемент И 30 и RS-триггер 31, причем первый вхоД через одновибратор 27 подключен к R - входам триггеров 29 и 31, второй вход подключен к первому входу элемента И 30, второй вход которого соединен с выходом RS -триггера 31 а выход - с третьим выходом. Третий вход подключен к S-входу RS -триг гера 29, второму R- входу RS триггера 31 и через одновибратор 28 к первому выходу . Четвертый вход подключен к S-входу RS -триггера i 31, выход триггера 29 соединен с вторым выходом.

71

Второй элемент управлени  13 включает в себ  одновибратор 32, счетчик адреса 33, регистр 34, элемент сравнени  35, одновибратор 36, причем вход подключен через одновибратор 32 к первому выходу и, к входу счетчика адреса 33,выход которого соединен с чет . вертым выходом и первым входом элемента сравнени  35, второй вход которого подключен к выходу регистра. Выход элемента сравнени  35 подключен через одновибратор 36 к третьему выходу . Выход переноса счетчика адреса 33 соединен с вторым выходом.

В качестве аналого-цифрового преобразовател  3 может быть применен параллельный аналого-цифровой преобразователь с запоминанием, который, облада  высоким быстродействием, может работать без схемы выборки-хранени . Распределитель импульсов 15 может содержать последовательно соединенные счетчик и дешифратор.

Цифровой регистратор работает следующим образом.

После включени  напр жени  питани  и подачи сигнала Сброс с шины 21 на третий вход первого элемента управлени  12 на выходе триггера 29 устанавливаетс  единичньй потенциал , который, поступа  на вход разрешени  записи блока пам ти 6, устанавливает режим записи информации в этом блоке, а также деблокирует п тый элемент И 20. Одновременно триггер 31 обнул етс , блокиру  элемент И 30, на выходе одновибратора 28 формируетс  ко)откий импульс, который обнул ет регистры 4 и 5 и реверсивный счетчик 10. После подачи сигнала Пуск с шины 22 на четвертьм вход первого элемента управлени  триггер 31 устанавливаетс  в единичное состо ние, элемент И 30 деблокируетс  и через него поступают тактовые импульсы на вход запуска аналого-цифрового преобразовател  3, обрабатывающего входной аналоговьй сигнал, который поступает на измерительный вход аналого-цифрового преобразовател  3 через фильтр низкой частоты 2 и входной аттенюатор 1. Тактовые импульсы формируютс  генератором 17 и делителем частоты 1,6. По сигналу Конец преобразовани , поступающему с управл ющего выхода аналого-цифрового преобразовател  3 производитс  перезапись цифровой ин45498

формации из аналого-цифрового преоб- разова.тел  3 в регистр хранени  4. Тактовые импульсы с первого выхода делител  частоты 16 поступают также 5 через п тьй элемент И 20 на сумми15ующий вход реверсивного счетчика 10.

во врем  следующего цикла преобразовани  входного сигнала информаци  о сигнале предыдущего преобразовани  с выхода регистра 4 поступает на первый вход.бло.ка 7 сравнени , на второй вход которого поступает цифрова  информаци  (О - по всем разр дам) с выхода регистра 5 хранени  . При увеличении амплитуды входного сигнала увеличиваетс  значение кода числа на выходе регистра 4 хранени , и как только разность чисел, поступающих на входы блока сравнени  7, станет больше или равной шагу квантовани  заданного блоком 7 сравнени , на выходе последнего формируетс  единичньй сигнал, которьм через элемент ИЛИ 8 поступает на вход второго элемента управлени  13, который одновибратором 32 формирует сигнал разрешени  записи информации в блок пам ти 6. При этом число с выхода регистра 4 и число с выхода счетчика 10, пропорциональное времени, прошедшему с момента -поступлени  ,, сигнала Пуск, заноситс  в блок пам ти 6, после этого производитс  перезапись числа из регистра 4 в регистр 5 хранени , прирост на единицу содержимого счетчика адреса 33, обнуление счетчика 10, и процесс сравнени  продолжаетс , при этом значение нового измерени  сравниваетс  со значением измерени , записанного в регистре 5. Если колебани  амплитуды входного сигнала по абсолютной величине не превьшгают шага квантовани  по амплитуде, задаваемого блоком 7 сравнени , записьинформации в блок пам ти 6 производитс  сигналом переполнени  счетчика 10, которьй поступает с выхода старшего разр да этого счетчика через первьй

элемент И 9 и элемент ИЛИ 8 на вход второго элемента управлени  13. При этом период квантовани  определ етс  емкостью счетчика 10. Во врем 

каждой записи информации в блок 6

пам ти в этот блок заноситс  код амплитуды сигнала и код определ е .мьй количеством импульсов, посчитанных счетчиком 10 за период между измерени ми , что необходимо дл  одно- , значного соответстви  между амплитудными и временными параметрами регистрирующего сигнала. .

После заполнени , всех  чеек блока 6 пам ти на выходе переноса счетчика адреса 33 по вл етс  сигнал, который через одновибратор 27 обнул ет Триггеры 29 и ЗГ цервого элемента управлени  12, т..е, происходит запрет прохождени  пусковых импульсов дл  аналого-цифрового преобраз .овател  3, блок 6 пам ти переключаетс  в режим чтени ,- первый и п тьй (.9 и 20 1 элементы И заблокируютс , .а четвертый элемент И 19 и распределитель импульсов 15 деблокируетс . Тактовые импульсы с второго выхода делител  частоты 1б.бУдут поступать на вход распределител  импульсов 15, После по влени  импульса на его первом выходе этот импульс через второй элемент И 11 и элемент ИЛИ 8 поступит на вход второго элемента управлени . 13,который сформирует сигнал обращени  к блоку пам ти 6 на выходе .одновибратора 32, После информаци  будет считана из первой  чейки . блока 6 пам ти, первым импульсомjnoc тупившим с второго, выхода распределител  импульсов. 15, через третий зле мелт И 14 будет произведена запись . кода с второго выхода блока пам ти 6 соответствующего временному интервалу между соседними измерени ми, в ревврсивньй счетчик 10, при этом на втором его выходе установитс  нулевой потенциал, а второй 1 1 и тре- тий 14, элементы И заблокируютс . .С третьего выхода .распределител  импульсов 15 будут поступать импульсы через четвертьй элемент И 19 на вы- . читающий вход реверсивного счетчика 0. После на этотвход поступит количество импульсов, соотвётствующее коду, считанному с второ-го выхода блока 6 пам ти , т.е. будет выполнена временна  раст жка зарегистрированного сигнала, на втором

выходе .реверсивного счет,чика 10 по витс  единичный потенциал, который деблокирует второй 11 и третий 14 4 элементы И, и при по влении импуль- са на первом выходе распределител  импульсов 15 произойдет считывание следующей  чейки блока 6 пам ти. По импульсу с второго выхода распределител  импульсов 15 произойдет перезапись информации с второго выхода блока 6 пам ти в реверсивный счетчик 10, и процесс временной раст жки повторитс , В режиме воспроизведени  содержимое блока 6 пам ти, поступающее с первого выхода на вход цифроаналогового преобразовател  24, будет считыватьс  через интервал времени, определ емьм содержимым блока пам ти 6, поступающим с второ-.

го выхода этого блока. Вре.менн.ую диаграмму зарегистрированного сигнала . получить,, подава  сигнал с шины 25 на вход вертикального отклонени  устройства отображени .аналоговой информации (электронный- осциллограф , графопостроитель) и запуска  развертку сигналом, поступающим с третьего выхода второго элемента управлени  13 на шину 23, Этот сигнал означает начало пам ти и формируетс  одновибратором 36 в момент,когда содержимое счетчика а дреса 33 будет равно содержимому регистра 34, в котором записан код.О. .,.0. Дл  вое-, произведени  зарегистрированного сигнала без дополнительного раст жени  необходимо, чтобы частота тактовых импульсов на втором выходе делител  частоты 1 6 бьша в три раза вьщ1е частоты импульсов на первом еговыходе.

Таким образом, предлагаемое устройство позвол ет воспроизвести исследуемьш сигнал в аналоговой форме в реальном масштабе времени, что необходимо дл  оперативного контрол  регистрации исследуемого сигнала, эконом  тем самым рабочее врем  электронной вычислительной машины, необходимое дл  обработки информации.

0иг.1

5л.

Вык.1

.г

Claims (1)

1. ЦИФРОВОЙ РЕГИСТРАТОР, содержащий аттенюатор, фильтр низких частот, аналого-цифровой преобразователь, два регистра хранения и блок сравнения, соединенные последовательно, элемент ИЛИ, два элемента управления, блок памяти, генератор тактовых импульсов, делитель частоты и цифроаналоговый преобразователь, причем R-входы регистров хранения соединены с первым выходом первого элемента управления, второй вход блока сравнения соединен с выходом первого регистра хранения и первым информационным входом блока памяти, первый выход которого подключен к шине цифрового выхода и через цифроаналоговый преобразователь - к шине аналогового выхода, выход блока ·. · . сравнения соединен с С — входом второго регистра хранения и первым входом элемента ИЛИ, выходом соединенного с входом второго элемента управления, первый выход которого подключен к управляющему V-входу бло- ка памяти, а второй выход - к первому входу первого элемента управления, генератор тактовых импульсов и делитель частоты соединены последовательно, причем первый выход последнего подключен к второму входу первого элемента управления, третий и четвертый входы которого соответственно подключены к шинам сигналов Сброс'' и Пуск, о т л и ч a rout и и с я тем, что, с целью расширения функциональных возможностей, в него введены распределитель импульсов, пять элементов И, элемент НЕ и реверсивный счетчик, информационным выходом соединенный с вторым информационным входом блока памяти, при-’ чем выход старшего разряда счетчика соединен также с первым входом первого элемента И, выходом соединенного с вторым входом элемента ИЛИ, выход обратного переноса реверсивного счетчика соединен с первыми входами второго и третьего элементов И, вторые входы которых подключены соответственно к первому и второму выходам распределителя импульсов, третий выход которого подключен к первому входу четвертого элемента И, второй выход первого элемента управления соединен с вторым входом первого элемента И, с входом разрешения записи блока памяти, первым входом пятого элемента И и через элемент НЕс вторым входом четвертого элемента И и стробирующим входом распределителя импульсов, .счетный: вход которого соединен с вторым выходом делителя частоты, первый выход которого подключен к второму входу пятого эле.... Sи .,„1164549

   1 164549 мента И, выходом соединенного с суммирующим входом реверсивного счетчика, у которого вычитающий вход соединен с выходом четвертого элемента И, информационный вход - с вторым выходом блока памяти и шиной цифрового выхода, управляющий вход - с выходом третьего элемента И, первый R -вход - с первым выходом второго элемента управления, второй R -входс первым выходом первого элемента управления, выход второго элемента И соединен с третьим входом элемента ИЛИ, третий выход первого элемента управления подключен к входу запуска аналого-цифрового преобразователя, управляющий выход которого соединен с С-входом первого регистра хранения, третий выход второго элемента управления подключен к шине запуска развертки, а четвертый выход - к адресному входу блока памяти.

   I