SU1336027A1

SU1336027A1 - Устройство дл обработки параметров непериодических импульсных сигналов

Info

Publication number: SU1336027A1
Application number: SU864066655A
Authority: SU
Inventors: Зинаида Прокофьевна Клочкова; Евгений Георгиевич Сизоненко; Любовь Александровна Макарова; Владимир Павлович Ракович; Николай Николаевич Свистун; Анатолий Павлович Никитин
Original assignee: Предприятие П/Я Р-6668; Предприятие П/Я А-3903
Priority date: 1986-04-07
Filing date: 1986-04-07
Publication date: 1987-09-07

Abstract

Изобретение относитс к вычислительной и электроизмерительной технике, к устройству дл обработки параметров неие- риодических импульсных сигналов. Целью изобретени вл етс повышение быстродействи и точности воспроизведени параметров импульсов. Устройство содержит генератор 1 тактовых импульсов, элементы И 2,3, триггер 4 пуска, блок 5 коммутации , блок 6 ввода, блок 7 аналоговой пам ти, блок 8 аналого-цифровых преобразователей , блок 9 счетчиков адресов записи, блок 10 элементов ИЛИ, блок 11 пам ти данных , блок 12 элементов И, триггер 13 запуска считывани , блок 14 счетчиков адресов считывани , блок 15 пам ти эталонов, блок 16 сравнени , регистр 17, блок 18 сравнени с нулевым значением, блок 19 элементов И, блок 20 счетчиков адресов ошибок, коммутатор 21, блок 22 пам ти ошибок. 1 ил. Ф (Л 00 со О5 О ГчЭ 1

Description

мени импульсов. Каждый импульс в серии определ ет врем выборки мгновенного значени исследуемого сигнала и его запоминани на соответствующем элементе блока 7. В результате перва выборка запоминаетс на первом элементе, втора - на втором, ги-выборка - на п-элементе, п+1-выборка на первом элементе и т.д. После окончани действи первого импульса из первой серии импульсов перва выборка мгновенного гии микросборок, фотошаблонов, печатных 10 значени входного сигнала сохран етс на плат.первом элементе блока 7. Эта выборка

Цель изобретени - повышение быстро- поступает на вход первого элемента блока 8 действи и точности воспроизведени па- аналого-цифровых преобразователей, где

преобразууетс в цифровой код. Сигнал окончани преобразовани на выходе первого 15 элемента блока 8 осуществл ет стирание информации на соответствующем элементе блока 7. Соответствующий элемент блока 7 подготовлен к приему очередной выборки мгновенного значени исследуемого сигнала, цифровых преобразователей, блок 9 счетчи- 20 Информаци в цифровом виде с выхода ков адресов записи, блок 10 элементов ИЛИ, блока 8 поступает на вход блока И пам ти

данных и записываетс в определенную чейку пам ти. Таким образом, после отработки первого импульса в каждой из п-се- рий импульсов в блок 11 последовательно

регистр 17, блок 18 сравнени с нулевым 25 со сдвигом на врем выборки заноситс значением, блок 19 элементов И, блок 20 информаци по первым п-выборкам мгновенного значени исследуемого сигнала. Кажда из п-выборок хранитс в соответствующем элементе пам ти блока 11.

. Второй импульс первой серии обеспе6 вырабатывает команду «Сброс дл уста- чивает запоминание (п + 1)-выборки в пер- новки в исходное состо ние составных час- вом элементе пам ти блока 7 дл последую- тей 4, 5, 7, 8, 9, 13, 14, 20 устройства, затемшего преобразовани . Одновременно с этим ,

выдает в блок 5 информацию о частоте блок 5 на выходе формирует импульс установки триггера 13. Последний разрещает работу блока 12 элементов И. При этом че- 35 рез элемент И 3 импульсы с генератора 1 разрешают работу блока 18. Вторые и последующие импульсы п-серий обеспечивают считывание информации из соответствующих чеек пам ти боков 15 и 11 и сравнеписи и блок 14 счетчиков адресов считы- 40 блоке 16. Результат сравнени вани из блока 6 вводитс информаци о поступает в регистр 17, откуда передаетс

на вход блока 18. При наличии ошибки блок 18 вырабатывает сигнал разрешени дл блока 19, на п-выходе которого (п зависит от номера серии) формируетс сигнал управИзобретение относитс к вычислительной и электроизмерительной технике, оно может быть применено дл контрол амплитуды, длительности, формы непериодических импульсов произвольной формы и цифровой быстрой обработки их параметров в реальном масштабе времени, в частности дл контрол видеоимпульсов в области операционного контрол электрических параметров интегральных схем, контрол тополораметров импульсов.

На чертеже представлена схема устройства .

Устройство содержит генератор 1 тактовых импульсов, элементы И 2 и 3, триггер 4 пуска, блок 5 ком мутации, блок 6 ввода, блок 7 аналоговой пам ти, блок 8 аналогоблок 11 пам ти данных, блок 12 элементов И, триггер 13 запуска считывани , блок 14 счетчиков адресов считывани , блок 15 пам ти эталонов, блок 16 сравнени .

счетчиков адресов ошибок, коммутатор 21, блок 22 пам ти ошибок.

Устройство работает следующим образом.

Перед началом работы устройства блок

следовани серий импульсов и о количестве подключаемых каналов из общего числа и дл обработки выборок мгновенных значений исследуемого сигнала в соответствии с требуемой точностью и достоверностью определени параметров импульса, его длительностью . В блок 9 счетчиков адресов завремени исследовани видеоимпульса. Эта информаци представлена в виде кодов дополнени , вводимых в счетчик блоков 9 и 14 через их информационные входы. Перед

началом работы в блок 15 пам ти эталонов 45 лени блоком 20 счетчиков адресов ошибок и

устанавливаютс элементы пам ти (на основе посто нных или перепрограммируемых запоминающих устройств) с эталонными значени ми параметров выборок исследуемого сигнала.

Дл приведени устройства в режим измерени и обработки параметров непериодических импульсных сигналов из бло ка 6 подаетс команда «Пуск, котора с выхода блока 6 поступает на вход триггера 4. На выходе триггера 4 устанавливаетс сигнал разрешени прохождени серии тактовых импульсов с генератора 1 через элемент И 2. В результате чего блок 5 начинает вырабатывать п серий неперекрыв-ающихс во вре50

55

коммутатора 21. В результате информаци о коде ошибки и об адресе чейки, где находитс выборка, отлична от эталонной, записываетс в соответствующий элемент блока 22 пам ти ошибок.

Исход из быстродействи аналого-цифрового преобразовател (АЦП) и быстродействи аналогового элемента пам ти можно выбрать число каналов выборок, которые обеспечат запись информации об исследуемом сигнале в п х к чеек пам ти и их обработку .

После того, как очередной импульс последней серии в блоке 14 установит в нос45 лени блоком 20 счетчиков адресов ошибок и

50

55

После того, как очередной импульс последней серии в блоке 14 установит в носледнем счетчике сигнал переполнени , произойдет сброс триггера 4 и триггера 13. Устройство прекратит работу.

Claims

Формула изобретени

Устройство дл обработки параметров непериодических импульсных сигналов, со- держаш,ее генератор тактовых импульсов, блок сравнени , блок пам ти данных, блок

ветственно со счетными входами блока счетчиков адресов ошибок и управл ющими входами коммутатора, первый информационный вход которого, адресный вход блока пам ти эталонов и первые входы блока элементов ИЛИ соединены с информационными выходами блока счетчиков адресов считывани , второй информационный вход коммутатора и информационный вход блока сравнени с нулевым значением соединены с выходом репам ти ошибок, блок пам ти эталонов, от- Ю гистра, информационный вход которого соеличаюш ,еес тем, что, с целью повышени быстродействи и точности воспроизведени параметров импульсов, в него введены два элемента И, триггер запуска считывани , триггер пуска, блок коммутации, блок ввода , блок аналоговой пам ти, блок аналого- цифровых преобразвателей, блок счетчиков адресов записи, блок элементов ИЛИ, два блока элементов И, регистр, блок сравнени с нулевым значением, блок счетчиков аддинен с выходом блока сравнени с нулевым значением, первый вход которого подключен к выходу блока пам ти эталонов, второй вход подключен к выходу блока па- jr м ти данных, адресные входы которого соединены соответственно с выходами блока элементов ИЛИ, информационные входы блока пам ти данных соединены соответственно с информационными выходами блока аналого-цифровых преобразователей, упресов ошибок, блок счетчиков адресов считы- 20 равл ющие выходы которого подключены соответственно к счетным входам блока счетчиков адресов записи, к входам записи блока пам ти данных и к входам сброса блока аналоговой пам ти, выходы которого соединены соответственно с информационными вховани , коммутатор, причем выход генератора тактовых импульсов соединен с первым входом первого элемента И, второй вход которого соединен с выходом триггера пуска, выход первого элемента И соединен с первым входом второго элемента И и с тактовым входом блока коммутации, информацион ный вход которого соединен с первым информационным выходом блока ввода, выход запуска считывани блока коммутации соединен с входом установки триггера запуска считывани , информационые выходы блока коммутации соединены соответственно с первыми входами первого блока элементов И и с входами записи блока аналоговой пам ти, информационный вход которого вл етс информационным входом устройства, выход триггера запуска считывани соединен с вторыми входами первого блока элементов И и с вторым входом второго элемента И, выход которого соединен с синхронизирующим входом блока сравнени с нулевым значением , выходы первого блока элементов И соединены соответственно со счетными входами блока счетчиков адресов считывани , с входами считывани блока пам ти данных и блока пам ти эталонов, с первыми входами второго блока элементов И, вторые входы которого соединены с выходом блока сравнени с нулевым значением, выходы второго блока элементов И соединены соответственно со счетными входами блока счетчиков адресов ошибок и управл ющими входами коммутатора, первый информационный вход которого, адресный вход блока пам ти эталонов и первые входы блока элементов ИЛИ соединены с информационными выходами блока счетчиков адресов считывани , второй информационный вход коммутатора и информационный вход блока сравнени с нулевым значением соединены с выходом регистра , информационный вход которого соединен с выходом блока сравнени с нулевым значением, первый вход которого подключен к выходу блока пам ти эталонов, второй вход подключен к выходу блока па- r м ти данных, адресные входы которого соединены соответственно с выходами блока элементов ИЛИ, информационные входы блока пам ти данных соединены соответственно с информационными выходами блока аналого-цифровых преобразователей, уп0 равл ющие выходы которого подключены со0

ответственно к счетным входам блока счетчиков адресов записи, к входам записи блока пам ти данных и к входам сброса блока аналоговой пам ти, выходы которого соединены соответственно с информационными вхо5 дами блока аналого-цифровых преобразователей , установочные входы блока аналого-цифровых преобразователей, блока счетчиков адресов записи, блока переключени , триггера пуска, триггера запуска считывани , блока аналоговой пам ти, бока счетчиков адресов считывани и блока счетчика адресов ошибок соединены с установочным выходом блока ввода, выходы блока счетчиков адресов ошибок подключены соответственно к адресным входам блока пам ти ошибок, информационные входы которого соединены соответственно с информационными выходами коммутатора, выход сигнала пуска блока ввода соединен с входом установки триггера пуска, вход сброса которого и вхрд сброса триггера запуска счи0 тывани соединены с выходом переполнени блока счетчиков адресов считывани , информационные входы блока счетчиков адресов записи и блока счетчиков адресов считывани соединены с вторым информационным выходом блока ввода, выходы блока счетчиков адресов записи соединены соответственно с вторыми входами блока элементов ИЛИ.

5

5