SU1697105A1 - Устройство дл формировани векторов - Google Patents

Устройство дл формировани векторов Download PDF

Info

Publication number
SU1697105A1
SU1697105A1 SU894753867A SU4753867A SU1697105A1 SU 1697105 A1 SU1697105 A1 SU 1697105A1 SU 894753867 A SU894753867 A SU 894753867A SU 4753867 A SU4753867 A SU 4753867A SU 1697105 A1 SU1697105 A1 SU 1697105A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
outputs
information
control unit
Prior art date
Application number
SU894753867A
Other languages
English (en)
Inventor
Геннадий Иванович Грездов
Юрий Олегович Шимановский
Валерий Александрович Ярославкин
Original Assignee
Институт Проблем Моделирования В Энергетике Ан Усср
Специальное Конструкторско-Технологическое Бюро Средств Моделирования Института Проблем Моделирования В Энергетике Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Проблем Моделирования В Энергетике Ан Усср, Специальное Конструкторско-Технологическое Бюро Средств Моделирования Института Проблем Моделирования В Энергетике Ан Усср filed Critical Институт Проблем Моделирования В Энергетике Ан Усср
Priority to SU894753867A priority Critical patent/SU1697105A1/ru
Application granted granted Critical
Publication of SU1697105A1 publication Critical patent/SU1697105A1/ru

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в графических диспле х и графопостроител х . Цель изобретени  - повышение точности устройства - достигаетс  введением двух усилителей, двух мультиплексоров, двух селекторов и соответствующих функциональных св зей. Изобретение позвол ет формировать векторы как с коррекцией напр жений на выходе устройства (дл  повышени  точности), так и без коррекции, если требуетс  высокое быстродействие. 4 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в графических диспле х и графопостроител х .
Цель изобретени  - повышение точности устройства.
На фиг.1 приведена структурна  схема устройства; на фиг.2 - структурна  схема блока управлени ; на фиг.З - структурна  схема интегратора; на фиг. 4 - структурна  схема усилител .
Устройство содержит регистры , блок 5 управлени , счетчик 6, интеграторы 7 и 8,цифроаналоговые преобразователи 9 и 10, усилители 11 и 12, мультиплексоры 13 и 14, селекторы 15 и 16.
Блок 5 управлени  содержит инверторы 17,18, блок 19 посто нной пам ти, триггер 20, элементы И 21,22.
Интегратор 7(8) содержит коммутаторы 23е24,резисторы 25-31, конденсаторы 32,33, операционный усилитель 34.
Усилитель 11(12) содержит резисторы 35-39 и операционный усилитель 40.
Устройство работает следующим образом . Из ЭВМ (на фиг.1 не показана) в устройство передаетс  информаци  о координатах и параметрах вектора:
X - координата X начальной точки век- тора;
У- координата Y начальной точки вектора;
АХ - проекци  вектора на ось X,
А У - проекци  вектора на ось Y
М-макс { АХ, А У } - величина большей проекции;
т-мин { АХ, AY}-величина меньшей проекции
V т/М - приведенное значение меньшей проекции
О
о VI
о
СП
I - код, соответствующий максимально возможной (единичной) проекции вектора
R VAX2+ AY2- длина вектора. В общем случае информаци  о векторе передаетс  трем  словами. Структура слов представлена ниже.
В первом информационном слове, двоичный код номера слова которого 00, передаютс  координаты точки начала вектора Х0 и Y0. На первом выходе блока 5 управлени  формируетс  импульс записи в регистры 1,2 координат Х0 и Y0. Одновременно с импульсом записи в регистры 1,2 на дев том выходе блока 5 управлени  формируетс  сигнал готовности, по положительному фронту которого производитс  смена входной информации .
Следующим приходит слово, двоичный код которого 01. В этом слове содержатс  величины I и V, которые записываютс  в регистры 3 и 4 импульсом записи, формируемым на третьем выходе блока 5 управлени . Одновременно с по влением кода слова 01 блок 5 управлени  формирует на восьмом выходе сигнал управлени  селекторами 15,16, которые подключают на вторые информационные входы интеграторов 7 и 8 напр жени  с выходов усилителей 11 и 12. К этому моменту на первые информационные входы интеграторов подаетс  нулевой потенциал, а на выходах усилителей 11 и 12 присутствует разность между выходными напр жени ми цифроаналоговых преобразователей и соответствующих интеграторов. Разность напр жений на входах усилителей 11,12 начинает уменьшатьс . Она уменьшаетс  до тех пор, пока напр жение на выходе интегратора не станет равным напр жению на выходе соответствующего цифроаналогового преобразовател . На входах же цифроаеагого- вых преобразователей в этот момент присутствуют коды координат Х0 и Y0 (в этот момент на втором выходе блока 5 управлени  присутствует сигнал, разрешающий считывание из регистров 1,2).
По окончании записи в регистры 3,4 параметров вектора (содержимое слова с кодом 01) сигнал готовности позвол ет прин ть следующее слово, двоичный код которого 10. В этом слове содержитс  величина М, котора  импульсом записи с п того выхода блока 5 управлени  записываетс  в счетчик 6. На выходе счетчика 6 при этом по вл етс  высокий потенциал, обозначающий , что идет формирование вектора. На шестом выходе блока 5 управлени  формируютс  счетные импульсы в счетчик длины вектора, который работает в режиме вычитани . При достижении счетчиком 6 нулевого состо ни  на его выходе устанавливаетс  низкий уровень напр жени , обозначающий окончание формировани  вектора. Выходы цифроаналоговых преобразователей 9 и 10 при помощи мультиплексоров 13,14 подключаютс  к первым информационным входам интеграторов 7 и 8 только на врем  формировани  вектора. В момент по вле0 ни  кода слова 10 сигнал на втором выходе блока 5 переводит регистры 1 и 2 в третье состо ние, а сигнал на четвертом выходе блока 5 считывает данные из регистров 3,4. Сигнал формировани  вектора с выхода
5 счетчика 3 запрещает формирование сигнала готовности вплоть до окончани  формировани  вектора. Таким образом, слово, двоичный код которого 10, присутствует на входе в течение всего времени формирова0 ни  вектора.
После окончани  формировани  вектора по вл етс  сигнал готовности, разрешающий смену входной информации. Если следующее слово имеет двоичный код
5 00, весь описанный цикл повтор етс . При этом, если вследствие каких-либо причин напр жени  на выходах интефаторов 7 и 8 отличаютс  от напр жений на выходах цифроаналоговых преобразователей, соответ0 ственно 9 и 10 происходит, как описано выше, коррекци  выходных напр жений интеграторов , и координаты начальной точки следующего вектора точно соответствуют координатам,записанным в регистрах 1 и 2,
5 Если же следующее, после окончани  формировани  вектора, слово имеет код 01, напр жени  интеграторов не корректируютс , а цикл работы в этом случае повтор ет предыдущий , начина  с второго слова.
0 Задание параметров векторов в виде, описанном выше, приводит к тому, что  ркость наклонных векторов отличаетс  от  ркости ортогональных. Чтобы избежать этого, необходимо в качестве параметров
5 вектора задавать не l,a I/R, не V,a V/R, не М, а М R. При этом обеспечение нужного пор дка расположени  параметровавектора в слове возлагаетс  на ЭВМ.
Таким образом, устройство позвол ет
0 работать как с коррекцией выходных напр жений интеграторов, что исключает накопление погрешности и снимает ограничени  На количество формируемых векторов, так и без коррекции, что позвол ет повысить бы5 стродействие устройства при формировании малых векторов (например, текстовой информации). Дл  устранени  погрешности , накопленной при формировании некоторого количества малых векторов, необходимо подать на третий вход устройства слово, код которого 00, содержащее координаты начальной точки следующего вектора.
Векторы можно формировать с различными скорост ми. Дл  выбора скорости подают соответствующий код на управл ющий вход устройства.

Claims (1)

  1. Формула изобретени  Устройство дл  формировани  векторов , содержащее с первого по четвертый регистры, счетчик, первый и второй цифро- аналоговые преобразователи, первый и второй интеграторы, блок управлени , первый выход которого соединен с входами управлени  записью первого и второго регистров, входы управлени  считыванием которых соединены с вторым выходом блока управлени , третий выход которого соединен с входами управлени  записью третьего и четвертого регистров, входы управлени  считыванием которых соединены с четвертым выходом блока управлени , п тый выход которого соединен с управл ющим входом счетчика, тактовый вход которого соединен с шестым выходом блока управ- лени , седьмой выход которого  вл етс  выходом видеосигнала устройства, информационные входы с первого по четвертый регистров, счетчика и блока управлени   вл ютс  информационным входом уст- ройства, выход счетчика соединен с управл ющим входом блока управлени , тактовый вход которого  вл етс  тактовым входом устройства, выходы первого и третьего регистров соединены с информацией- ными входами первого цифроаналогового преобразовател , информационные входы второго цифроаналогового преобразовател  соединены с выходами второго и четвертого регистров, отличающеес  тем, что, с целью повышени  точности, оно содержит первый и второй мультиплексоры, первый и второй селекторы, первый и второй усилители, выходы которых соеди )ены соответственно с информационными входами первого и второго селекторов, управл ющие входы которых соединены с восьмым выходом блока управлени , дев тый выход которого  вл етс  выходом сигнала готовности устройства, управл ющие входы первого и второго интеграторов  вл ютс  управл ющим входом устройства, первые информационные входы первого и второго интеграторов соединены соответственно с выходами первого и второго мультиплексоров , управл ющие входы которых соединены с выходом счетчика, выходы первого и второго цифроаналоговых преобразователей соединены соответственно с первыми информационными входами перового и второго мультиплексоров, вторые информационные входы которых соединены с нулевого потенциала, первые информационные входы первого и второго усилителей соединены соответственно с выходами первого и-второго цифроаналоговых преобразователей , вторые информационные входы первого и второго интеграторов соединены соответственно с первыми выходами первого и второго селекторов, вторые выходы которых соединены соответственно с вторыми информационными входами первого и второго усилителей, выходы первого и второго интеграторов, соединенные соответственно стретьими информационными входами первого и второго усилителей,  вл ютс  первым и вторым выходами отклон ющих напр жений устройства.
    п р-д Y
    п р-д
    I, или V, или IV
    R
    Фм.4
    Й/a.J
SU894753867A 1989-10-27 1989-10-27 Устройство дл формировани векторов SU1697105A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894753867A SU1697105A1 (ru) 1989-10-27 1989-10-27 Устройство дл формировани векторов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894753867A SU1697105A1 (ru) 1989-10-27 1989-10-27 Устройство дл формировани векторов

Publications (1)

Publication Number Publication Date
SU1697105A1 true SU1697105A1 (ru) 1991-12-07

Family

ID=21476906

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894753867A SU1697105A1 (ru) 1989-10-27 1989-10-27 Устройство дл формировани векторов

Country Status (1)

Country Link
SU (1) SU1697105A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1267469, кл. G 09 G 1/08, 1983. Авторское свидетельство СССР Мг 1277084, кл. G 06 F 3/153, 1985. *

Similar Documents

Publication Publication Date Title
KR920003754B1 (ko) 속도변환용 라인메모리
SU1697105A1 (ru) Устройство дл формировани векторов
JPS6310447B2 (ru)
SU813492A2 (ru) Устройство дл индикации информа-ции HA эКРАНЕ ОСциллОгРАфА
SU1336027A1 (ru) Устройство дл обработки параметров непериодических импульсных сигналов
SU765881A1 (ru) Аналоговое запоминающее устройство
SU955024A1 (ru) Устройство дл вывода произвольно измен ющейс функции
JPS5840421Y2 (ja) デイジタル微分解析機
SU1278863A1 (ru) Устройство дл сопр жени абонентов с ЦВМ
SU1387004A2 (ru) Устройство дл сопр жени @ датчиков с ЭВМ
SU1108438A1 (ru) Устройство дл определени экстремального числа
SU1589078A1 (ru) Устройство дл измерени температуры
SU1300543A2 (ru) Устройство дл вывода графической информации
SU1709385A1 (ru) Устройство дл формировани видеосигнала
SU1363460A1 (ru) Устройство дл аналого-цифрового преобразоввани
JP2526042Y2 (ja) メモリ・レジスタ制御回路
SU1534455A1 (ru) Устройство дл отображени графической информации на экране электронно-лучевой трубки
SU1383302A1 (ru) Линейный интерпол тор
SU1596323A1 (ru) Устройство дл вычислени логарифмической функции
SU652555A1 (ru) Устройство дл вывода информации из электронно-вычислительной машины
JP2786033B2 (ja) 時間測定装置
SU1187158A1 (ru) Цифровой функциональный генератор
SU1709269A1 (ru) Цифровой линейный интерпол тор
SU1495772A1 (ru) Устройство дл кусочно-линейной аппроксимации
RU1783554C (ru) Устройство дл определени координат центра изображени