SU1472920A1 - Устройство дл цифровой регистрации электрических сигналов - Google Patents

Abstract

Изобретение касаетс  измерений и регистрации электрических величин и может быть использовано при исследовани х различных продолжительных электрических процессов с достаточно длительными участками очень малых изменений исследуемого параметра, например электродных потенциалов металлов при коррозии последних в морской воде. Цель изобретени  - расширение класса решаемых задач за счет увеличени  времени регистрации электрических сигналов без увеличени  емкости накопител . Дл  достижени  поставленной цели в устройство, содержащее генератор тактовых импульсов 3, компаратор 6,первый D-триггер 7,реверсивный счетчик 1, блок 15 пам ти, цифроаналоговый преобразователь 2, дополнительно введены мультиплексор 14, счетчики 4 и 5, дешифраторы 12 и 13, второй D-триггер 8,RS-триггеры 16, 17, 18, элементы ИЛИ 11, 19, 24, 26, элементы И,9,10,21,22,23, элементы 20, 25 задержки. 1 ил.

Description

(21)4294592/24-:

(22)07.08.87

(46) 15.04.89. Бюл, № 14

(71)Южное отделение Института океанологии им.- П.П.Ширшова

(72)А.М.Агафонников, Ю.М.Коровин и В.Ю.Маслов

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 11645449, кл. G 01 D 9/02, 1985.

Подымов И.С., Улановский И.Б, Автономный прибор дл  измерени  и регистрации электродных потенциалов различных металлов. - Защита металлов , т.XIII, 1977, № 6, с.749-751.

(54)УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ РЕГИСТРАЦИИ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ

(57)Изобретение касаетс  измерений и регистрации электрических величин и может быть использовано при исследовани х различных продолжительных

электрических процессов с достаточно длительными участками очень малых изменений исследуемого параметра, например электродных потенциалов металлов при коррозии последних в морской воде. Цель изобретени  - расширение класса решаемых задач за счет увеличени  времени регистрации электрических сигналов без увеличени  емкости накопител . Дл  достижени  поставленной цели в устройство, содержащее генератор тактовых импульсов 3, компаратор 6, первый D-триггер 7, реверсивный счетчик 1, блок 15 пам ти , цифроаналоговый преобразователь 2, дополнительно введены мультиплексор 14, счетчики 4 и 5, дешифраторы 12 и 13, второй D-триггер 8, RS-триг- геры 16, 17, 18, элементы ИЛИ 11, 19, 24, 26, элементы И 9, 10, 21, 22, 23, элементы 20, 25 задержки. 1 ил. ,

Ј

Ј М ;Ю

СО

ьэ

Изобретение относитс  к измерени м и регистрации электрических величин и может быть использовано при исследовани х различных продолжительных электрических процессов с достаточно длительными участками очень малых изменений исследуемого параметра, например электродных потенциалов металлов при коррозии последних в мор- ской воде.

Цель изобретени  - расширение класса решаемых задач за счет увеличени  времени регистрации электрических сигналов без увеличени  емкости накопител .

Сущность изобретени  заключаетс  в том, что в зависимости от скорости, протекани  процесса на регистрацию подаютс  либо отсчеты с выхода анало- го-цифрового преобразовател  через заданные фиксированные интервалы времени (если скорость процесса выше некоторой пороговой), либо интервалы времени между единичными приращени-  ми сигнала с учетом знака приращени  (если скорость процесса ниже пороговой ) , а дл  опознавани  типа записанного числа в нем выдел етс  двухразр дна  зона признаков.

На чертеже показана функциональна  схема устройства.

Устройство содержит реверсивный счетчик 1, цифроаналоговый преобразователь (ЦАП) 2, генератор 3 такто- вых импульсов, счетчики 4 и 5, компаратор 6, D-триггеры 7 и 8, элементы И 9 и 10, элемент ИЛИ 11, дешифраторы 12 и 13, мультиплексор 14, блок 15 пам ти, RS-триггеры 16 - 18, эле- мент ИЛИ 19, элемент 20 задержки, элементы И 21 - 23, элемент ИЛИ 24, элемент 25 задержки и элемент ИЛИ 26.

Устройство работает следующим образом .

Известно, что при неизменном входном сигнале выходной отсчет АЦП, состо щего из реверсивного счетчика 1, ЦАП 2, генератора 3 тактовых импульсов , компаратора 6 и D-триггера 7, колеблетс  с тактовой частотой на 11 младшего разр да. Чтобы эти колебани  не передавались на регистрацию, в устройство введен второй D-триггер 8 с элементами И 9 и 10 и ИЛИ 11. Пусть в некотором такте на выходе компаратора 6 установилс  высокий потенци.гл 1 , соответствующий случаю , когда выходной отсчет АЦП меньше величины входного сигнала. Через полтакта приходит счетный импульс с второго выхода генератора 3, который устанавливает 1 на пр мом выходе триггера 7, котора  переводит счетчик 1 в режим сложени  (триггер 8 пока не рассматривают). Следующий тактовый импульс с первого выхода генератора 3 увеличивает выходной отсчет АЦП на 1 младшего разр да, на выходе компаратора 6 устанавливаетс  низкий потенциал и приход щий через полтакта счетный импульс устанавливает 1 на пр мом выходе триггера 8 (переписыва  ее с триггера 7) и О на пр мом выходе триггера 7. Таким образом, триггеры 7 и 8 оказываютс  в противоположных состо ни х, следовательно , при неизменном входном сигнале они будут в каждом такте мен ть свое состо ние, но в противоположных направлени х. Вследствие этого на выходах элементов И 9 и 10 и элемента ИЛИ 11 будут О (отсутствие приращений ) . Если же входной сигнал изменитс , то на выходе компаратора 6 в течение по крайней мере двух тактов будет неизменный потенциал, вследствие чего во втором такте оба триггера 7 и 8 окажутс  в одинаковом состо нии . Соответственно 1 по витс  либо на выходе элемента И 9 (при положительном приращении), либо на выходе элемента И 10 (при отрицательном приращении), а также на выходе элемента ИЛИ 11.

Анализ скорости процесса производитс  с помощью счетчика 4, которьй считает тактовые импульсы от генератора 3, и дешифратора 12, определ ющего пороговое значение скорости протекани  процесса. Если импульс приращени  на выходе элемента ИЛИ 11 по витс  раньше, чем счетчик 4 насчитает количество тактов, установленное в дешифраторе 12, процесс считаетс  быстрым. При этом 1 с выхода элемента ИЛИ 11 перебрасывает RS-триг гер 16, выходное напр жение которого запрещает перебрасывание RS-тригге- ра 17, воздейству  на его первый вход сброса, и открывает элемент И 21, при этом на управл ющем входе мультиплексора 14 устанавливаетс  комбинаци , открывающа  его третий вход и разрешающа  регистрацию младших разр дов выходного отсчета АЦП. Интервал регистрации отсчетов АЦП

устанавливаетс  заданием числа в дешифраторе 13. Как только счетчик 4 насчитает установленное в дешифраторе 13 количество тактовых импульсов, на выходе дешифратора 13 по вл етс  1, котора , пройд  через открытый элемент И 21 и элемент ИЛИ 26 подаетс  на управл ющий вход блока 15 пам ти, который производит запись слова с информационного выхода мультиплексора , а затем осуществл ет переход к следующей  чейке ( зоне ) накопител , подготавлива  ее к записи очередного слова. Одновременно уп- равл юща  1, пройд  элемент ИЛИ I9 и элемент 20 задержки, возвращает в исходное состо ние RS-триггер 16 и счетчик 4. Задержка в элементах 20 и 25 выбираетс  такой, чтобы в блоке пам ти была произведена запись.Признак регистрируемого числа задаетс  соответствующей распайкой разр дов зоны признаков на воех входных шинах мультиплексора.

Если же счетчик 4 насчитывает установленное в дешифраторе 12 число тактов до по влени  импульса приращени  на выходе элемента ИЛИ 11, процесс считаетс  медленным, при этом на выходе дешифратора 12 по вл етс  импульс, который перебрасывает RS- триггер 17, 1 с выхода которого запрещает опрокидывание RS-триггера 16 открывает элемент И 22 (на третий вход которого подаетс  1 с инверсного выхода RS-триггера 18) и устанавливает новый адрес на управл ющем входе мультиплексора 14. При этом в последнем открываетс  первый вход и на регистрацию пропускаетс  число, записанное в счетчике 4. Теперь счетчик 4  вл етс  измерителем интервала времени с момента прихода последнего импульса приращени . Как только на выходе элемента ИЛИ 1I по витс , импульс приращени , он проходит через открытый элемент И 22, элемент ИЛИ 26 и поступает на управл ющий вход блока 15 пам ти. Соответственно в блоке пам ти производитс  запись сосчитанного в счетчике 4 количества тактовых импульсов с признаком числа и знаком приращени . Последний определ етс  выходным сигналом элемента И 9, который поступает на регистрацию на один из разр дов зоны признаков первой входной шины мультиплексора 14. Одновременно импульс с вы

Q $ 0 5

Q Q с

5

0

хода элемента И 22 пройд  через элемент ИЛИ 19 и элемент 20 задержки, устанавливает в исходное состо ние RS-триггер 17 и счетчик 4, воздейству  на их R-входы.

Если регистрируемый процесс настолько медленный, что очередной импульс единичного приращени  не поступает до полного заполнени  счетчика 4, то последний переполн етс  и образующийс  сигнал переноса поступает на- счетный вход счетчика 5 и на вход установки в 1 RS-триггера 18, изме-т н   состо ние последнего. При этом 1 с его пр мого выхода открывает элемент И 23 и устанавливает новый адрес на управл ющем входе мультиплексора 14, которым открываетс  второй вход мультиплексора 14,.а О с его инверсного выхода запирает элемент И 22. Как только на выходе элемента ИЛИ 1 I по витс  импульс приращени , он проходит через открытый элемент И 23, элемент, ИЛИ 26 и поступает на управл ющий вход блока 15 пам ти , иницииру  в нем запись содержимого счётчика 5 (с его признаком) Одновременно этот импульсs пройд  через элемент ИЛИ 24 и элемент 25 задержки , устанавливает в исходное состо ние RS-триггер 18 и счетчик 5. Соответственно устанавливаетс  нова  адресна  комбинаци , открывающа  на первый вход мультиплексора 14. При этом открываетс  элемент И 22 к поскольку действие импульса приращени  на выходе элемента ИЛИ 11 еще продолжаетс , на выходе элемента И. 22 по вл етс  сигнал, который, пройд  через.элемент ИЛИ 26 на управл ющий вход блока 15 пам ти, вызывает запись в накопителе содержимого счетчика 4, как описано выше с последующей установкой в О счетчика 4 и RS-триггера 17.

В случае еще более медленного процесса , когда до прихода импульса приращени  переполн етс  также счетчик 5, импульс переноса с выхода последнего поступает через элемент ИЛИ 26 на управл ющий вход блока 15 пам ти и в последнем записываетс  нулевое содержимое счетчика 5, что  вл етс  дополнительным признаком того, что записан максимальный временной интервал от последнего импульса приращени . Одновременно этот импульс переноса, пройд  через элемент ИЛИ 24

и элемент 25 задержки, устанавливает в исходное состо ние счетчик 5 и RS- триггер 18. Таких максимальных интервалов может быть записано сколько угодно до прихода очередного импульса приращени .

Считывание записанной в накопителе информации производитс  с помощью ЭВМ через дополнительное устройство , в которое помещаетс  накопитель и которое обеспечивает св зь с адресными и информационными входами- выходами ЭВМ.

Таким,образом, предлагаемое устройство позвол ет регистрировать либо временные интервалы между единичными приращени ми с учетом их знака на участках медленного изменени  сигнала , за счет чего достигаетс  значительна  экономи  емкости накопител , либо выборки отсчетов сигнала через фиксированньй интервал времени на участках быстрого изменени  сигнала.

Claims (1)

1. Формула изобретени  Устройство дл  цифровой регистрации электрических сигналов, содержащее генератор тактовых импульсов, компаратор, первый D-триггер, реверсивный счетчик, блок пам ти, цифро- аналоговый преобразователь, информационные входы которого соединены с выходами реверсивного счетчика, а выход - с первым информационным входом компаратора, второй информационный вход которого  вл етс  информационным входом устройства, информационный вход первого D-триггера соединен с выходом компаратора, пр мой выход первого D-триггера - с реверсивным входом реверсивного счетчика, первый и второй выходы генератора тактовых импульсов соединены со счетным входом реверсивного счетчика и входом синхронизации первого D-триггера соответственно , о тличающее- с   тем, что, с целью расширени  класса решаемых задач за счет увеличени  времени регистрации электрических сигналов без увеличени  емкости накопител , в него введены мультиплексор, два счетчика, два дешифратора, второй D-триггер , три RS-триггера, п ть элементов И, четыре элемента ИЛИ и два элемент задержки, причем информа -ч ционньй вход второго D-триггера соединен с пр мым выходом первого D-триггера , входы синхронизации первого и второго D-триггеров соединены между собой, их пр мые выходы соединены с первым и вторым входами первого элемента И соответственно, а инверсные выходы - с первым и вторым входами второго элемента И соответственно,

   выходы первого и второго элементов И соединены с первым и вторым входами первого элемента ИЛИ соответственно, выход которого соединен с входом установки в 1 первого RS-триггера и

   5 с первыми входами третьего и четвертого элементов И, счетный вход первого счетчика соединен с первым выходом генератора тактовых импульсов , выход признака переноса пер0 вого счетчика соединен со счетным вх дом второго счетчика и с входом установки в 1 второго RS-триггера, а информационные выходы первого счетчика соединены с информационными вхо5 дами первого и второго дешифраторов и первым информационным входом мультиплексора , второй и третий информационные входы которого соединены соответственно с информационными вы0 ходами второго счетчика и с младшими разр дами цифроаналогового преобразовател , информационный выход мультиплексора соединен с информационным входом блока пам ти, информацион- - ный выход первого дешифратора соединен с входом установки в I третьего RS-триггера, информационный выход второго дешифратора соединен с первым входом п того элемента И, вто0 рой вход которого соединен с пр мым выходом первого RS-триггера и первым входом сброса третьего RS-триггера , выход п того элемента И соединен с первыми входами второго и треть5 его элементов ИЛИ, пр мой выход второго RS-триггера соединен с вторым входом третьего элемента И, первым входом сброса первого RS-триггера и первым управл ющим

   0 входом мультиплексора пр мой выход второго RS-триггера соединен с вторым управл ющим входом мультиплексора и вторым входом четвертого элемента И, а его инверсный выход - с

   5 третьим входом третьего элемента И,

   выход которого соединен с вторыми . входами второго и третьего элементов ИЛИ, выход которого соединен че1472920 /о

   рез первый элемент задержки с вторы-ным выходом устройства, выход призна- ми входами сброса первого и третьегока переноса второго счетчика соединен RS-триггеров и с входом сброса пер-с четвертым входом второго элемента вого счетчика, выход четвертого эле-ИЛИ и вторым входом четвертого элемента И соединен с первым входом чет-мента ИЛИ, выход которого через вто- вертого элемента ИЛИ и третьим вхо-рой элемент задержки соединен с входом второго элемента ИЛИ, выход ко-дами сброса второго RS-триггера и торого соединен с входом записи-счи-второго счетчика, а выход первого тывани  блока пам ти, информационный JQэлемента И соединен с первым информа- выход которого  вл етс  информацией-ционным входом мультиплексора.