SU922876A1

SU922876A1 - Устройство для контроля блоков памяти 1

Info

Publication number: SU922876A1
Application number: SU802933988A
Authority: SU
Inventors: Aleksandr A Medvedev; Vladimir P Lomanov
Original assignee: Aleksandr A Medvedev; Vladimir P Lomanov
Priority date: 1980-06-05
Filing date: 1980-06-05
Publication date: 1982-04-23

Description

Изобретение относится к запоминаю щим устройствам.

Известно устройство для контроля блоков памяти, содержащее формирователь кодов адреса, формирователь эталонных сигналов, блок управления, регистр адреса, регистр числа, блок поразрядного сравнения, блок индикации, шифратор, дополнительные формирователи кодов адреса ΓΌ·

Однако это устройство не произво-’ дит оценку быстродействия контролируемых блоков памяти.

Наиболее близким техническим решением к изобретению является устройство контроля блоков памяти, содержащее блок формирования адресов, блок анализа, блок сравнения, блок регистрации, блок памяти, блок управления .

Это устройство обеспечивает автоматизацию процесса сортировки с исправлением ошибок и комплектование .

2

(одноразрядных блоков памяти в полноразрядные блоки памяти [2].

Однако это устройство не может производить сортировку многоразрядных блоков памяти и их комплектование по быстродействию в режиме выборки чисел. Это ограничивает область применения устройства.

Цель изобретения - расширение области применения устройства за счет использования его для контроля блоков памяти по быстродействию в режимах выборки, считывания и регенера- . ции.

Цель изобретения достигается тем, что в устройство для контроля блоков памяти, содержащее схему сравнения, блок управления, блок анализа информации и блок местного управления, вы.ход и один из входов которого подключены соответственно к первым входу и"выходу блока управления, вторые вход и выход которого соединены соответственно с первыми выходом и вхо922876

дом схемы сравнения, второй выход которой подключен к первому входу блока анализа информации, второй вход и первый выход которого соединены соот’ветственно с третьими выходом и вхо- ₅дом блока управления, а второй выход блока' анализа информации является одним из выходов устройства,одними из входов которого являются другие входы блока местного управления, введе- ю ны формирователь одиночных импульсов,· коммутатор, элементы И и ИЛИ, счетчик импульсов, счетчик времени и элемент задержки, причем вход формирователя ОДИНОЧНЫХ ИМПУЛЬСОВ ПОДКЛЮ”15 чен к выходу блока местного управления и первому входу первого элемента И, второй вход которого соединен с первыми входами второго и третьего элементов И, выходом счетчика ₂₀времени, четвертым входом блока управления и одним из входов коммутатора, а выход - с входом счетчика времени, выходы формирователя одиночных импульсов и элемента задержки под-₂₅ключены через первый элемент ИЛИ к второму входу третьего элемента И, одни из выходов коммутатора через . второй элемент ИЛИ соединены с входом элемента задержки и вторым вхо- ₃₀дом второго элемента И, выход которого соединен со счетным входом счетчика импульсов, установочный вход которого подключен к четвертому выходу блока управления, а выход - к второ- ₃₅му входу схемы сравнения, выход третьего элемента И и другой выход коммутатора являются другими выходами устройства.другими входами которого являются другие входы коммутатора.

При этом коммутатор целесообразно выполнить содержащим счетчик импульсов, одни из выходов которого подключены к входам дешифратора, выходы которого соединены с первыми входами элементов И, вторые входы которых и вход счетчика импульсов являютср входами коммутатора, выходами которого являются другой выход счетчика импульсов и выходы элементов И.

На фиг. 1 изображена структурная ⁵⁰схема предложенного устройства; на фиг. 2 - функциональные схемы блока управления и блока анализа информации.

Устройство содержит (фиг. 1) блок ⁵⁵1 местного управления, формирователь 2 одиночных импульсов, счетчик 3 времени, элемент 4 задержки, первый

элемент И 5, второй элемент И 6, третий элемент И 7, первый элемент ИЛИ 8, второй элемент ИЛИ 9, коммутатор 10, подключенный к контролируемому блоку 11 памяти, счетчик 12 импульсов, блок 13 управления, схему 14 сравнения, блок 15 анализа информации.

Устройство имеет входы 16 и 17 и выход 18. Коммутатор 10 содержит элементы И 19, дешифратор 20 и счетчик 21 импульсов.

Блок 13 управления (фиг. 2) включает в себя триггер 22, генератор 23 прямоугольных импульсов, элемент И 24, распределитель 25 импульсов, группу из элементов И 26, элемент И 27, элемент ИЛИ 28.

Блок 15 анализа информации включает в себя накапливающий сумматор 29, первую логическую комбинационную схему 30, вторую логическую комбинационную сх-ему 31 .

Устройство работает следующим образом.

Перед началом контроля и сортировки контролируемого блока 11 памяти в него записывается единичная информация. Счетчик 3 времени и счетчики 12 и 21 устанавливаются в "0". В блок 15 вводится код, величина которого пропорциональна допустимой величине задержки при выборке информации из контролируемого блока 11 памяти.

При поступлении разрешающего потенциала по входу 17 ^от кнопки "Пуск" (не показана) через блок 1 начинают проходить импульсы, поступающие на вход 16 устройства. Импульсы с блока 1 поступают на первый вход блока 13 управления для запрета формирования импульсов на его выходах и на вход формирователя 2, а также на первый вход первого элемента И 5< Так как на втором входе первого элемента И 5 и на входе второго элемента И 6 имеется разрешающий потенциал, поступающий с выхода счетчика 3 времени, импульсы* поступающие по входу 16, проходят на счетный вход счетчика 3 времени, а одиночный импульс с выхода формирователя 2 через первый элемент ИЛИ 8, третий элемент И 7 “ на вход "Обращение" контролируемого блока 11 памяти. Информационные сигналы с выходов контролируемого блока 11 памяти поступают через коммутатор 10 и второй элемент ИЛИ 9 на вход элемента 4 задержки и на счетный вход счетчика 12 импульсов через второй элемент И 6, так как на его входе имеется разрешающий потенциал с выхода счетчика 3 времени.

С выхода элемента 4 задержки через первый элемент ИЛИ 8 и третий элемент .И 7 выходной информационный сигнал с контролируемого блока 11 памяти вновь поступает на его вход "Обращение". Циркуляция импульсов в цепи, содержащей первый элемент ИЛИ 8, третий элемент И 7, блок 11 памяти, коммутатор 10, второй элемент ИЛИ 9 и элемент 4 задержки, происходит до тех пор, пока на выходе счетчика 3 времени не появится потенциал, который изменит состояние счетчика 21 на единицу и запретит прохождение импульсов, через первый элемент И 5, второй элемент И 6, третий элемент И 7 и разрешит выработку импульсов в блоке 13 управления, который с помощью блока 15 анализа информации и схемы 14 сравнения производит анализ времени выборки одного бита информаций,

Если Кр К о ’

где К_о=Т_о/(Т_ш+1_0№Ь)- код числа, храни мого в счетчике 12;

^{ком числ}·³’ ^уста" навливаемого в блоке 15 перед

за*

сортировкой блоков 11 памяти;

Т_о - время, отсчитываемое счетчиком 3;

время задержки элемента 4 задержки и время

"ί ВЫб.

тов 7-10; допустимое время выборки информации из блока 11 памяти; время выборки одного бита информации по 1-ому адресу,

то блок 13 управления разрешает прохождение импульсов через блок 11 и производит обнуление счетчика 12. Такий же образом начинается процесс оценки времени выборки информации

55

922876 6

следующего бита информации из контролируемого блока 11 в той же последовательности , что и для первого бита инфор мации.

После анализа всех разрядов одного числа счетчик 21 переполняется и изменяет состояние счетчика адреса блока памяти 11 на единицу, а затем происходит анализ времени выборки информации' из блока 11 памяти по следующему адресу. Процесс анализа времени выборки единичной информации из блока 11 памяти продолжается до переполнения его счетчика адреса,'который производит запрет прохождения импульсов по входу 17 через блок 1. Этим завершается контроль блока памяти.

В случае, если для какой-либо ί-ой ячейки памяти К< Кр, то блок 13 управления не вырабатывает потенциала, разрешающего прохождение импульсов через блок 1, и происходит останов устройства с указанием адреса испытуемой ячейки блока 11· памяти.

Предложенное устройство позволяет проверять постоянные, полупостоянные и оперативные запоминающие устройства. Оперативные запоминающие устройства могут проверяться по быстродействию не только в режиме выборки, но и в режиме считывания.

Устройство обладает большой точ-* ностью измерения (большой разрешающей способностью) при невысоких тре-" бованиях к быстродействию элементов. Так, например, при Тд = 1 с, Т}яа ⁺

15

20

25

30

35

ВЬ|Б

Ю"⁶ с

и при разбросе ·

времени выборки между ячейками памяти с различными адресами β 1 нс со40 стояние счетчика 12 изменяется на 235 единиц.

Предложенное устройство позволяет автоматизировать процесс отбраковки блоков памяти по быстродействию их разадержки элемен* боты и может быть применено на начальных стадиях разработки блоков памяти.

Claims

Формула изобретения

1. Устройство для контроля блоков памяти, содержащее схему сравнения, блок управления, блок анализа информации и блок местного управления, выход и один из входов которого подключены соответственно к первым входу и выходу блока управления, вторые ,вход и выход которого соединены соответственно с первыми выходом и вхо7 9228

дом схемы сравнения, второй выход которой подключен к первому входу блока айализа информации, второй вход и первый выход которого соединены соответственно с третьими выходом и вхо- ₅дом блока управления, а второй выход блока анализа информации является одним из выходов устройства, одними из входов которого являются другие входы блока местного управления, ю

отличающееся тем, что, с целью расширения области применения устройства за счет использования устройства для контроля блоков памяти по быстродействию в режимах выборки, 15 считывания и регенерации, она содержит формирователь одиночных импульсов, коммутатор, элемент И и ИЛИ, счетчик импульсов, счетчик времени и элемент задержки, причем вход формирователя 20 одиночных импульсов подключен к выходу блока местного управления и первому входу первого элемента И, второй вход которого соединен с первыми входами второго и третьего элемен- 25 тов И, выходом счетчика времени, четвертым входом блока управления и одним из входов коммутатора, а выход с входом счетчика времени, выходы формирователя одиночных импульсов и ад элемента задержки подключены через первый элемент ИЛИ к второму входу третьего элемента И, одни из выходов

76 8

коммутатора через второй элемент ИЛИ соединены с входом элемента задержки и вторым входом второго элемента И, выход которого соединен со счетным входом счетчика импульсов, установочный вход которого подключен к четвертому выходу блока управления, а выход - к второму входу схемы сравнения, выход третьего элемента И и другой выход коммутатора являются другими выходами устройства, другими входами которого являются другие входы коммутатора.
2. Устройство по п. 1, о т л и чающееся тем, что коммутатор содержит счетчик импульсов, одни из выходов которого подключены к входам дешифратора, выходы которого соединены с первыми входами элементов И, вторые входы которых и вход счетчика импульсов являются входами коммутатора, выходами которого являются другой выход счетчика импульсов и выходы элементов И.